Cách Quản lý Tính toàn vẹn nguồn và EMI trong các hệ thống đa bo mạch phức tạp

Mọi cụm lắp ráp đa bo mạch đều tạo ra một tập hợp các ràng buộc về phân phối nguồn mà các thiết kế một bo mạch không gặp phải. Ngay khi nguồn điện đi qua một đầu nối hoặc cáp giữa các bo, PDN sẽ phát sinh thêm điện trở nối tiếp, điện trở tiếp xúc và điện cảm vòng lặp, làm suy giảm khả năng điều chỉnh điện áp và làm tăng trở kháng mà các tải phía sau nhìn thấy. Những nhà thiết kế coi liên kết kết nối như một phần mở rộng “trong suốt” của đường nguồn trên bo nguồn sẽ thấy rằng sụt áp tức thời, nhiễu dẫn truyền và các vấn đề nhiệt tại đầu nối trở thành các dạng lỗi chi phối trong hệ thống.

Vấn đề thiết kế cốt lõi là một PDN được tối ưu trên một bo mạch không thể duy trì đặc tính trở kháng của nó khi đi qua một ranh giới vật lý mà ngay từ đầu nó không được thiết kế để vượt qua. Các đầu nối và cáp hoạt động như các phần tử ký sinh tập trung trên đường cấp nguồn, và tác động của chúng tăng theo dòng tải và tần số chuyển mạch. Để xử lý điều này, cần xem phân phối nguồn của từng bo như một bài toán thiết kế độc lập, định cỡ liên kết kết nối cho cả hiệu năng DC lẫn AC, và đặt bộ lọc tại ranh giới để ngăn nhiễu lan truyền giữa các bo.

Vì Sao Kết Nối PCB Đa Bo Mạch Bị Lỗi?

PCB đa bo mạch tạo ra các chế độ lỗi không tồn tại trong thiết kế một bo mạch. Sự tách biệt vật lý giữa các bo, các liên kết kết nối nối chúng lại với nhau, và việc phân chia các miền nguồn và tín hiệu trong các vỏ thiết bị đều tạo ra cơ hội cho hiệu năng suy giảm hoặc thậm chí không đáp ứng yêu cầu. Những nhà thiết kế coi mỗi bo là một bài toán thiết kế riêng biệt rồi sau đó chỉ ghép chúng lại bằng đầu nối hoặc cáp thường rất bất ngờ khi hệ thống tích hợp không vượt qua kiểm tra EMC hoặc xuất hiện các lỗi chức năng gián đoạn.

Ba nhóm lỗi phổ biến nhất trong các kết nối đa bo mạch là:

1. Sai lệch cơ khí giữa các đầu nối, mạch mềm hoặc cụm cáp, dẫn đến tiếp xúc chập chờn, điện trở tăng cao tại các bề mặt ghép nối, hoặc thậm chí đứt kết nối hoàn toàn dưới rung động hoặc chu kỳ nhiệt.
2. Lỗi EMC bắt nguồn từ các vấn đề toàn vẹn tín hiệu, khi các điểm gián đoạn trở kháng, đường hồi dòng không đủ, hoặc xuyên nhiễu quá mức tại giao diện bo-đến-bo tạo ra phát xạ bức xạ vượt quá giới hạn quy định.
3. Lỗi EMC bắt nguồn từ các vấn đề toàn vẹn nguồn, khi nhiễu trên các đường nguồn được dẫn qua liên kết kết nối, ghép vào các đường tín hiệu, hoặc bức xạ từ cáp hoạt động như các anten ngoài ý muốn.

Các vấn đề cơ khí thường được phát hiện trong giai đoạn tạo mẫu và được xử lý bằng phân tích dung sai hoặc chọn lại đầu nối. Tuy nhiên, các lỗi EMC thường chỉ lộ ra muộn trong chu kỳ phát triển khi kiểm thử tuân thủ, và chi phí khắc phục cao hơn nhiều vì chúng thường đòi hỏi thay đổi bố trí, sửa lại sơ đồ chân đầu nối, hoặc bổ sung lọc mà ban đầu không được dự tính trong thiết kế.

Toàn Vẹn Tín Hiệu và EMI tại Giao Diện Bo-đến-Bo

Dù liên kết kết nối là cáp ribbon, đầu nối bo-đến-bo hay mạch mềm, cơ chế liên kết giữa suy giảm toàn vẹn tín hiệu và lỗi EMI gần như luôn giống nhau: phân bổ chân mass không đủ. Mọi dây dẫn tín hiệu trong một liên kết đa bo mạch đều cần một đường hồi dòng trở kháng thấp nằm ngay cạnh nó về mặt vật lý. Khi số chân mass quá ít hoặc được phân bố kém trong sơ đồ chân đầu nối, dòng hồi sẽ buộc phải đi qua các vòng lặp dài có tính cảm kháng cao, và các vòng này sẽ bức xạ.

Đồng thời, các tín hiệu dùng chung các đường hồi ở xa sẽ ghép nhiễu lẫn nhau, làm suy giảm chất lượng tín hiệu và tạo ra các dòng chế độ chung gây phát xạ từ cáp hoặc vỏ đầu nối. Liên kết kết nối có thể lỗi theo hai cách riêng biệt: nó có thể trực tiếp phát xạ từ diện tích vòng lặp hình thành giữa dây dẫn tín hiệu và dây hồi, hoặc nó có thể dẫn nhiễu từ bo này sang bo kia, rồi sau đó nhiễu lại bức xạ từ các đường mạch, plane hoặc cáp I/O trên bo nhận. Cả hai cơ chế này đều phổ biến, và đều có thể phòng tránh bằng cách phân bổ mass hợp lý và lọc tại giao diện đầu nối.

Giảm EMI trong Liên Kết Kết Nối Đa Bo Mạch

Các hướng dẫn dưới đây xử lý những rủi ro EMI chính tại các giao diện bo-đến-bo. Mỗi hướng dẫn nhắm vào một cơ chế ghép nhiễu cụ thể và nên được áp dụng ngay trong giai đoạn lập sơ đồ nguyên lý và bố trí, thay vì để đến khâu khắc phục sau kiểm thử tuân thủ.

• Giới hạn diện tích vòng lặp của đường hồi bằng cách đảm bảo mọi đường mạch tín hiệu đều có tham chiếu mass liền mạch, nằm kề bên ở cả hai phía của liên kết kết nối. Khi một tín hiệu đi từ bo này sang bo khác, dòng hồi của nó phải đi theo một đường có điện cảm thấp ngay sát dây dẫn tín hiệu. Bất kỳ khe hở hay gián đoạn nào trên đường đó đều buộc dòng hồi đi theo một vòng lớn hơn, và diện tích vòng lặp tỷ lệ trực tiếp với phát xạ bức xạ.
• Đan xen các chân mass trong sơ đồ chân đầu nối thay vì gom tất cả tín hiệu về một phía và mass về phía còn lại. Tỷ lệ tín hiệu-mass 1:1 là lý tưởng cho các giao diện tốc độ cao; 2:1 là mức tối thiểu thực tế cho các kết nối tốc độ vừa. Phân bố chân mass xuyên suốt sơ đồ chân sẽ cung cấp cho mỗi tín hiệu một đường hồi gần, trở kháng thấp và giảm xuyên nhiễu giữa các chân tín hiệu liền kề.
• Đi dây các cặp vi sai như những cặp thực sự xuyên suốt liên kết kết nối, duy trì khoảng cách và tính đối xứng nhất quán từ bộ phát đến bộ thu. Hiệu ứng triệt tiêu điện trường giúp truyền tín hiệu vi sai hiệu quả chỉ hoạt động khi hai dây dẫn được cân bằng về trở kháng và hình học vật lý trên toàn bộ đường truyền, bao gồm cả đoạn đi qua đầu nối hoặc cáp.
• Nối mass chassis với mass PCB tại các điểm xác định rõ, có trở kháng thấp bên trong vỏ thiết bị. Trong các vỏ chứa hệ đa bo mạch, bản thân vỏ có thể đóng vai trò như một cấu trúc che chắn, nhưng chỉ khi trở kháng liên kết mass đủ thấp ở các tần số cần quan tâm. Một điểm nối chassis đơn lẻ bằng dây dài sẽ không hiệu quả trên vài megahertz; cần nhiều điểm nối ngắn phân bố quanh chu vi vỏ để khống chế phát xạ bức xạ.

Những hướng dẫn này giúp giảm rủi ro, nhưng không đảm bảo đạt chuẩn. Các hệ đa bo mạch có những hiệu ứng tương tác khó dự đoán nếu chỉ phân tích từng bo riêng lẻ. Hai bo đều vượt qua thử nghiệm phát xạ bức xạ khi kiểm tra độc lập vẫn có thể bị lỗi khi lắp thành cụm, vì cáp hoặc đầu nối tạo ra các đường dòng chế độ chung mới và các cấu trúc anten mới. Việc quét tiền tuân thủ trên cụm lắp ráp hoàn chỉnh, sau đó là thử nghiệm EMC chính thức, luôn cần thiết để xác minh rằng toàn bộ hệ thống đáp ứng các tiêu chuẩn phát xạ vô tuyến áp dụng.

Toàn Vẹn Nguồn trong Kết Nối Đa Bo Mạch

Phân phối nguồn trong hệ đa bo mạch đòi hỏi các chiến lược thiết kế AC và DC riêng biệt. Toàn vẹn nguồn AC tốc độ cao phụ thuộc vào việc giảm thiểu trở kháng bằng cách đặt các bộ điều chỉnh điện áp trên cùng bo với các IC tải của chúng. Việc đưa nguồn đã điều chỉnh qua cáp hoặc đầu nối sẽ làm tăng điện cảm và điện trở mà các tụ decoupling không thể bù hoàn toàn. Vì vậy, các bộ điều áp nên được đặt cục bộ, và chỉ nên cho điện áp DC khối lượng lớn hoặc điện áp bus trung gian đi qua các giao diện bo-đến-bo.

Ngược lại, toàn vẹn nguồn DC quan tâm đến sụt áp do điện trở, khả năng mang dòng của dây dẫn và chân đầu nối, cũng như giới hạn nhiệt khi tải duy trì. Cả đường nguồn AC lẫn DC đi qua một liên kết kết nối cũng có thể trở thành môi trường mang phát xạ dẫn truyền. Nhiễu chuyển mạch từ bộ điều áp trên một bo có thể dẫn qua cáp sang bo thứ hai, nơi nó ghép vào các mạch nhạy cảm hoặc bức xạ từ các đường mạch và plane. Lọc tại ranh giới liên kết kết nối, ở cả phía nguồn và phía tải, thường là cần thiết để giữ phát xạ dẫn truyền trong tầm kiểm soát và ngăn chúng trở thành phát xạ bức xạ ở phía sau.

Hai tiêu chuẩn IPC chi phối các khía cạnh toàn vẹn nguồn DC liên quan đến việc định cỡ dây dẫn và kết nối. IPC-2221 đưa ra các yêu cầu về khoảng cách rò và khoảng hở giữa các dây dẫn ở các mức điện áp khác nhau, áp dụng trực tiếp cho khoảng cách giữa các chân nguồn trong đầu nối và cho khoảng hở giữa các đường mạch trên PCB gần điểm cấp nguồn. IPC-2152 đề cập đến khả năng mang dòng của dây dẫn trên PCB, cung cấp dữ liệu cần thiết để định cỡ đường mạch, vùng đồng và via sao cho thiết kế vẫn nằm trong giới hạn tăng nhiệt cho phép dưới tải DC duy trì. Việc dựa vào các quy tắc kinh nghiệm cũ về chiều rộng đường mạch so với dòng điện, thay vì cách tiếp cận mô hình nhiệt trong IPC-2152, thường dẫn đến dây dẫn bị định cỡ thiếu và quá nhiệt trong các cụm đa bo mạch kín nơi luồng không khí bị hạn chế.

Thiết Kế PDN cho Từng Bo trong Cụm Đa Bo Mạch

Mỗi bo trong một hệ đa bo mạch nên được xem là một bài toán phân phối nguồn độc lập trước khi thiết kế liên kết kết nối. Việc dùng chung bộ điều áp giữa các bo hoặc giả định rằng một dàn tụ khối lượng lớn trên một bo có thể phục vụ tải trên bo khác sẽ dẫn đến các đặc tính trở kháng PDN không thể đáp ứng trở kháng mục tiêu tại các tần số mà tải cần dòng điện.

• Hãy xem PDN của mỗi bo như một thiết kế riêng khi các bo mang các tải số dòng lớn của riêng mình. Một bộ điều áp dùng chung qua cáp không thể duy trì trở kháng thấp tại các tần số mà FPGA hoặc SoC hút dòng tức thời. Mỗi bo nên có tầng điều áp riêng cho bất kỳ rail nào cấp cho logic chuyển mạch nhanh.
• Đặt các mô-đun điều áp càng gần về mặt vật lý với các IC dòng lớn nhất trên mỗi bo càng tốt, đặc biệt là FPGA và các bộ xử lý tốc độ cao có các bank I/O số lớn. Điện cảm của chỉ vài centimet đường mạch giữa VRM và tải của nó cũng có thể tạo ra sụt áp vượt ngoài dung sai của rail trong các sự kiện quá độ nhanh.
• Xác minh rằng stackup của mỗi bo cung cấp đủ điện dung plane cho dải tần nằm giữa điểm mà các tụ decoupling rời rạc mất hiệu quả và điểm mà VRM bắt đầu điều chỉnh. Lớp điện môi mỏng giữa plane nguồn và plane mass làm giảm trở kháng trong dải tần trung gian này và giảm số lượng tụ rời rạc cần dùng.
• Định cỡ các vùng đổ đồng và vùng plane nguồn dựa trên dòng tiêu thụ thực tế và mức tăng nhiệt cho phép theo IPC-2152, không dựa trên cài đặt đổ đồng mặc định hay độ phủ nhìn bằng mắt. Trong các cụm đa bo mạch kín với khả năng làm mát đối lưu hạn chế, các vùng đổ đồng bị định cỡ thiếu sẽ chạm ngưỡng nhiệt nhanh hơn so với các thiết kế một bo mạch có luồng khí thoáng.

Một Quy Trình PI và EMI Hoàn Chỉnh Giúp Ngăn Ngừa Gián Đoạn

Khi các bo mạch trở nên phức tạp hơn, những tác vụ thủ công cần thiết để cập nhật PCB đa bo mạch và đảm bảo các thay đổi được quản lý giữa nhiều bên liên quan cũng trở nên phức tạp hơn. Tuy nhiên, các kỹ sư không cần phải tách riêng các bo mạch của mình chỉ để phát hiện các vấn đề về PI và EMI.

Các kỹ sư có thể tránh được những lần phải làm lại tốn thời gian và chi phí phát sinh, nhưng họ cần chủ động hơn trong việc quản lý thay đổi từ nhiều góc độ khác nhau. Với nhiều yếu tố cần cân nhắc, từ tìm nguồn cung ứng đến thiết kế cơ khí và sản xuất—từ thượng nguồn đến hạ nguồn—một nền tảng hợp nhất cho phép tăng cường giao tiếp giữa tất cả các bộ phận.

Altium Develop tích hợp tất cả các công cụ mà kỹ sư cần để quản lý thiết kế ECAD và MCAD, các yêu cầu và BOM trong một môi trường tập trung vào thiết kế, giúp lặp lại nhanh hơn và tạo ra các kết nối đáng tin cậy hơn giữa kỹ sư và đội ngũ tìm nguồn cung ứng. Việc kết hợp BOM Portal, Requirements Portal và các khả năng thiết kế mang lại cho họ khả năng quan sát tốt hơn đối với các yếu tố bên ngoài. Các nhà thiết kế có thể thấy lựa chọn linh kiện sẽ tác động đến quy trình làm việc của họ như thế nào, và ngược lại. Bắt đầu với Altium Develop →

Câu hỏi thường gặp

Power integrity trong PCB là gì?

Trong các ứng dụng hiệu năng cao, việc tuân thủ power integrity (PI) là yếu tố thiết yếu để đảm bảo mọi thiết bị trên mạng nhận được đúng điện áp và năng lượng cần thiết để hoạt động tin cậy và hiệu quả.

Làm thế nào để duy trì signal integrity?

Signal integrity chủ yếu được quản lý bằng cách đảm bảo tính đối xứng của cặp vi sai và tính nhất quán của trở kháng. Cả hai đường mạch trong một cặp phải khớp chính xác về chiều dài và hình học để bảo đảm tín hiệu đến cùng lúc và triệt tiêu nhiễu.

Làm thế nào để kiểm soát EMI?

Để kiểm soát EMI trong một hệ thống đa bo mạch, các nhà thiết kế phải bảo đảm các đường hồi dòng liên tục và sử dụng định tuyến vi sai để triệt tiêu các trường điện từ trước khi chúng bức xạ. Bằng cách tích hợp các chiến lược này từ sớm và sử dụng các đầu nối được che chắn, đan xen, bạn có thể ngăn ngừa nhiễu.