Khi nào vị trí đặt tụ decoupling trên PCB là quan trọng?

Việc bố trí tụ decoupling là một trong những chủ đề về layout PCB mà một quy tắc đơn giản thường bị lặp lại vượt xa phạm vi điều kiện mà nó thực sự hữu ích. Chỉ dẫn tiêu chuẩn thì rất quen thuộc: đặt tụ càng gần chân nguồn càng tốt. Các nhà thiết kế nghe điều này từ datasheet, application note, checklist layout, và cả những sơ đồ do AI tạo ra với các tụ được xếp quanh mọi IC như một đường viền trang trí. Vấn đề là lời khuyên này đã gộp nhiều cấu trúc PDN khác nhau vào thành một quy tắc duy nhất, trong khi các cấu trúc đó không hoạt động giống nhau.

Khi đường dẫn cảm kháng giữa tụ và tải đã được xác định, quyết định bố trí sẽ trở nên dễ dàng hơn nhiều. Trên một số bo mạch, chỉ cần di chuyển tụ ra xa hơn một chút cũng đủ làm tăng cảm kháng đường dẫn đến mức khiến linh kiện kém hiệu quả hơn. Trên những bo khác, đặc biệt là các thiết kế nhiều lớp với các mặt phẳng nguồn và mass đặt sát nhau, vị trí chính xác của tụ có thể trở nên ít nhạy hơn nhiều vì các plane cung cấp đường dẫn dòng điện có cảm kháng thấp.

Thông tin nền về bố trí tụ decoupling

Một phần trong các nỗ lực “phá bỏ ngộ nhận” quanh việc bố trí tụ decoupling bắt nguồn từ bài báo IEEE của Tiến sĩ Todd Hubing về PCB nhiều lớp có các mặt phẳng nguồn và mass ở lớp trong. Bài báo đó xem xét liệu các quy tắc bố trí quen thuộc từ bo một mặt và hai mặt còn đúng hay không khi bo sử dụng một cặp plane có cảm kháng thấp. Kết quả then chốt vẫn còn gây tranh luận đến hôm nay là: khi các tụ decoupling được nối vào các plane đặt sát nhau (<10 mil), trở kháng bus nguồn đo được có thể cho thấy rất ít độ nhạy theo vị trí đặt tụ, miễn là tụ không được đặt quá xa tải.

Kết quả đó rất hữu ích, nhưng cũng rất dễ bị khái quát hóa quá mức. Kết luận của Hubing không phải là vị trí tụ không bao giờ quan trọng. Điểm cốt lõi là các cặp plane đặt sát nhau làm thay đổi thành phần cảm kháng chi phối trong đường dẫn dòng điện, từ đó làm thay đổi mức độ ảnh hưởng của vị trí tụ đến trở kháng PDN. Điều này rất khác với việc nói rằng mọi bo mạch đều có thể bỏ qua vị trí đặt tụ.

Đọc bài báo của Tiến sĩ Hubing tại đây:

• Hubing, Todd H., James L. Drewniak, Thomas P. Van Doren, and David M. Hockanson. "Power bus decoupling on multilayer printed circuit boards." IEEE Transactions on Electromagnetic Compatibility 37, no. 2 (2002): 155-166.

Đồ thị từ Hubing và cộng sự cho thấy các đường cong trở kháng chồng lấn lên nhau đối với các tụ được đặt tại nhiều vị trí khác nhau trên một bo mạch nhiều lớp với các mặt phẳng nguồn và mass đặt sát nhau.

Kiểu package linh kiện quyết định việc vị trí có quan trọng hay không

Nhận định rằng vị trí tụ “không quan trọng” là một sự khái quát hóa quá mức; vị trí tụ quan trọng theo những cách khác nhau tùy vào package, stackup PCB và cách tụ được nối vào PDN.

Hãy so sánh một package có chân lộ ra với một BGA. Với quad flat pack hoặc linh kiện tương tự, các chân nguồn lộ ra ở chu vi package, và một tụ đặt gần đó thường có thể được nối trực tiếp đến các chân này bằng các trace ngắn. Trong cấu hình đó, đường route giữa tụ và tải trở thành một phần của trở kháng đường cấp nguồn.

Các package QFN/QFP hoặc tương tự có các chân lộ ra xung quanh mép linh kiện, cho phép kết nối trực tiếp bằng trace. Lưu ý kết nối trên net GVDD, nơi sử dụng kết nối bằng trace và có cảm kháng đường dẫn trên mỗi đơn vị chiều dài cao.

Cách bố trí đó giảm thiểu cảm kháng đường dẫn vì vòng dòng điện vẫn gọn và phần đóng góp từ trace vẫn nhỏ. Với các package này, lời khuyên bố trí thông thường là hợp lý trong thực tế vì cách sắp xếp chân đã được thiết kế để hỗ trợ kiểu kết nối đó. Lưu ý rằng bạn vẫn có thể dùng plane nguồn với các package này, nhưng nhìn chung plane không bắt buộc chỉ riêng đối với các package có chân lộ ra.

Các BGA lớn thường có nhiều bi nguồn và mass ở phía trong, tập trung ở vùng trung tâm của package. Không ai đi route từng trace riêng lẻ từ các tụ nằm bên ngoài package vào tận trung tâm của linh kiện cả. Trừ khi bạn đặt các tụ ở mặt sau của BGA, bạn sẽ phải dựa vào các mặt phẳng nguồn và mass cùng các via nối vào các plane đó.

Trong các BGA lớn, phía trong BGA sẽ có nhiều chân PWR và GND tập trung gần trung tâm. Chân màu hồng = PWR, chân màu xanh = GND. Ví dụ ở trên là dành cho bộ xử lý i.MX.

Đối với các BGA lớn, phương pháp nối trực tiếp bằng trace như trên là không thể vì số lượng chân nguồn và mass rất nhiều và bị che dưới thân package. Vì vậy với package này, bạn cần có các kết nối plane ở các lớp trong để đi tới các chân gần trung tâm package. Khi đó câu hỏi đặt ra là có nên dùng khoảng cách plane nguồn-mass nhỏ hay không, vì điều này sẽ ảnh hưởng đến cảm kháng đường dẫn.

Cảm kháng đường dẫn

Để xác định vị trí đặt có quan trọng hay không, chúng ta cần biết tổng cảm kháng dọc theo đường dẫn. Tổng cảm kháng đường dẫn đó bao gồm ESL của chính tụ, cảm kháng lắp ráp của pad và via, cộng với cảm kháng route giữa tụ và các chân của linh kiện.

Ta có thể viết cảm kháng đường dẫn như sau:

L(path) = ESL + L(mount) + L(trace or plane)

Một ước lượng bậc độ lớn hữu ích cho cảm kháng của trace là khoảng 5 đến 7 nH/inch, với khoảng 7.5 nH/inch cho một trace 50 ohm trên hệ vật liệu laminate Dk = 4 điển hình. Đây là những giá trị đủ lớn để chỉ một chiều dài route vừa phải cũng trở nên đáng kể. Nếu bản thân tụ đã đóng góp khoảng 3 đến 3.5 nH cảm kháng lắp ráp, thì việc thêm chiều dài trace đáng kể có thể nhanh chóng làm tổng cảm kháng nhìn thấy giữa tụ và tải tăng gấp đôi hoặc gấp ba.

Còn plane thì sao? Một cặp plane có cảm kháng lan truyền, thường được biểu diễn theo cảm kháng “trên mỗi ô vuông” (per square). Đây là một cách hữu ích để hình dung cặp plane vì tổng cảm kháng phụ thuộc vào tỷ lệ chiều dài trên chiều rộng của vùng lan truyền dòng điện và khoảng cách giữa các plane. Với các plane đặt sát nhau, các giá trị điển hình có thể ở mức khoảng 100 pH/square.

Đường dẫn dòng điện giữa một tụ decoupling và một IC trong package BGA. Cảm kháng dọc theo đường dẫn này được gọi là cảm kháng lan truyền.

Một số giá trị về cảm kháng lan truyền của plane và điện dung của plane (với Dk FR4 điển hình) được AMD đưa ra trong bảng dưới đây. Lưu ý rằng giá trị 130 pH/square cho khoảng cách plane 4 mil rất gần với giá trị kinh nghiệm do Bogatin đưa ra (32 pH/square/mil, hay 128 pH/square với điện môi dày 4 mil).

Tạm gác cảm kháng lan truyền sang một bên, nhìn chung bạn vẫn cần dùng plane trong các BGA lớn vì đó là cách hiệu quả nhất để tiếp cận số lượng lớn chân nguồn và mass ở phía trong package. Tối thiểu, bạn cần các vùng đổ đồng lớn trông rất giống plane. Cả hai lựa chọn này đều cho cảm kháng thấp hơn nhiều so với kết nối bằng trace, như ta sẽ thấy bên dưới.

Ví dụ: kết nối bằng plane so với kết nối bằng trace

Điều này cho ta hai tình huống để so sánh: route bằng trace vào các chân PWR/GND trên linh kiện có chân lộ ra so với route bằng plane vào một BGA. Khi tụ được nối vào một cặp plane nguồn và mass đặt sát nhau, bài toán bố trí sẽ thay đổi vì các plane mang dòng điện giữa tụ và linh kiện. Trong trường hợp đó, thành phần cảm kháng phân bố chi phối không còn là một trace dài được route nữa, mà là cảm kháng lan truyền trong cặp plane.

Ở quy mô đó, ngay cả một vùng bo khá lớn cũng có thể đóng góp cảm kháng nhỏ hơn một route trace ngắn hơn nhiều. Một phép so sánh đơn giản sẽ cho thấy điều này rất rõ. Giả sử một tụ nằm cách tải 5 inch:

• Nếu kết nối đó được thực hiện bằng một trace rộng với chỉ 5 nH/inch, thì riêng cảm kháng route đã là 25 nH
• Cộng thêm khoảng 3 nH cảm kháng lắp ráp thì tổng cộng vào khoảng 28 nH

Bây giờ lấy cùng khoảng cách 5 inch đó và giả sử dòng điện đi qua một vùng plane nguồn-mass kích thước 5 inch x 2 inch, tức là 2.5 ô vuông:

• Với 100 pH/square, cảm kháng lan truyền là khoảng 250 pH, hay 0.25 nH
• Cộng cùng 3 nH cảm kháng lắp ráp thì tổng cộng vào khoảng 3.25 nH

Khoảng cách vật lý là giống hệt nhau trong cả hai trường hợp, nhưng phương pháp kết nối làm thay đổi tổng cảm kháng gần một bậc độ lớn.

Đây chính là bối cảnh phía sau kết quả khá ít người biết đến từ công trình của Hubing. Nếu một tụ có khoảng 3 nH cảm kháng lắp ráp và đường dẫn qua plane chỉ cộng thêm một phần nhỏ của nanohenry, thì việc di chuyển tụ quanh bo có thể không làm thay đổi đáng kể tổng cảm kháng đường dẫn. Trong những điều kiện đó, vị trí chính xác của tụ ít nhạy hơn so với điều mà nhiều application note hoặc hướng dẫn thường ngụ ý.

Hướng dẫn bố trí phụ thuộc vào phương pháp kết nối

Tóm lại, vị trí tốt nhất cho một tụ decoupling là vị trí làm giảm cảm kháng đến mức thấp nhất (đường dẫn + lắp ráp). Cảm kháng lắp ráp (ESL + pad/via) là bất biến theo vị trí, trong khi cảm kháng đường dẫn có thể phụ thuộc rất mạnh vào vị trí. Từ phần thảo luận ở trên về cảm kháng của trace so với cảm kháng lan truyền, có thể thấy rõ rằng chiều dài trace làm tăng cảm kháng nhiều hơn rất nhiều so với việc route bằng plane hoặc các thanh dẫn lớn.

Trong các bo nhiều lớp với các plane nguồn và mass ghép chặt, cảm kháng lan truyền thấp có thể khiến vị trí tụ trở nên ít nhạy hơn nhiều, đặc biệt dưới các BGA nơi việc truy cập qua plane là cách triển khai tự nhiên. Với QFN, QFP và các package có chân lộ ra tương tự, nhà thiết kế thường có thể nối tụ trực tiếp giữa các chân VDD và VSS gần nhau bằng các trace ngắn.

Dù bạn cần xây dựng thiết bị điện tử công suất đáng tin cậy hay các hệ thống số tiên tiến, hãy sử dụng bộ tính năng thiết kế PCB đầy đủ của Altium cùng các công cụ CAD đẳng cấp thế giới. Altium cung cấp nền tảng phát triển sản phẩm điện tử hàng đầu thế giới, đi kèm các công cụ thiết kế PCB tốt nhất trong ngành và các tính năng cộng tác liên ngành dành cho các nhóm thiết kế nâng cao. Liên hệ với chuyên gia của Altium ngay hôm nay!

Câu hỏi thường gặp

Việc đặt tụ điện khử ghép có luôn cần càng gần chân nguồn càng tốt không?

Không, nhưng điều này phụ thuộc vào vỏ linh kiện. Quy tắc đó hữu ích trong một số bố cục, nhưng không áp dụng như nhau cho mọi cấu trúc PDN. Điều này phụ thuộc vào đường cảm kháng giữa tụ điện và tải.

Vì sao BGA thường cần kết nối plane cho các tụ điện khử ghép?

Điều này là do các chân nguồn và chân mass nằm ẩn bên dưới vỏ linh kiện, thường ở gần trung tâm của vỏ. Không thể kết nối trực tiếp bằng trace từ các tụ điện gần đó đến các chân này, vì vậy plane và via trở thành phương pháp kết nối thông thường. Cách khác là đặt các tụ điện khử ghép ở mặt sau của vùng BGA và kết nối tới các chân bằng via-in-pad.

Path inductance trong kết nối tụ điện khử ghép là gì?

Path inductance là tổng điện cảm giữa tụ điện và tải. Trong bài viết, nó được định nghĩa là ESL của tụ điện cộng với điện cảm lắp đặt cộng với điện cảm đi dây từ trace hoặc plane.

Các plane đặt gần nhau ảnh hưởng đến trở kháng PDN như thế nào?

Các plane nguồn-mass đặt gần nhau làm giảm điện cảm lan truyền, vì vậy vị trí của tụ điện có thể trở nên ít nhạy cảm hơn nhiều. Các plane nguồn và mass đặt gần nhau cũng tạo thành một tụ điện điện cảm thấp hiệu quả, có thể cấp nguồn cho các IC lớn ở tần số cao.