Stitching-Vias (verbindende Vias) sind etwas, das Sie oft auf der Oberflächenlage einer Leiterplatte verteilt sehen werden. Wenn Sie Kupferflächen korrekt verwenden, berechnen Sie im Idealfall einen geeigneten Trennabstand zwischen verbindenden Vias, sodass das Via-Array Übersprechen/Störungen unterdrückt. Die andere Option ist die Verwendung als mehrere parallele Verbindungen zwischen Schichten, die einen niedrigen Widerstand und eine niedrige Impedanz aufweisen und daher einen hohen Gleich- oder Wechselstrom liefern können.
In dieser Anleitung werde ich einige der Standardanwendungen von Via-Stitching erläutern und darauf eingehen, wann sie in einer Leiterplatte verwendet werden sollten. Dieser eine Bereich des PCB-Designs kann unter manchen Designern umstritten sein, da er mit Kupferflächen zusammenhängt, von denen oft behauptet wird, dass sie in den meisten Designs nicht nötig sind. Unabhängig davon, wie Sie zu Kupferflächen stehen, haben verbindende Vias wichtige Anwendungen bei niedrigen und hohen Frequenzen in Leiterplatten.
Stitching-Vias sind einfache Strukturen: Es handelt sich um eine periodische Anordnung von Durchkontaktierungen, die im Allgemeinen über den gesamten Lagenaufbau der Leiterplatte geerdet sind. Auf diese Weise stellen sie Verbindungen zwischen Massenetzen auf mehreren Lagen her.
Beachten Sie, dass es eine bestimmte Verwendung von Via-Arrays gibt, die lagenübergreifende Stromverbindungen beinhaltet (siehe unten). Diese Strukturen haben zudem wichtige Anwendungen im HF-Design, und dies führt manchmal dazu, dass verbindende Vias falsch verwendet werden.
Sehen Sie sich das Video unten an, um einen kurzen Überblick über ein paar der verschiedenen Möglichkeiten zu erhalten, wie Via-Stitching in einer Leiterplatte verwendet werden kann. Einige der wichtigsten Einsatzgebiete von verbindenden Vias sind das Hochgeschwindigkeits-PCB-Design, das HF-PCB-Design und das Routing von Strom über mehrere Lagen.
Sehen wir uns jeden dieser Anwendungsfälle genauer an:
Die Standardanwendung von verbindenden Vias ist die Verbindung von Masse über mehrere Lagen hinweg. In einer mehrlagigen Leiterplatte ist üblicherweise mehr als eine Kupferregion demselben Erdungsnetz zugewiesen. Verbindende Vias sind ein nützliches Werkzeug, um diese überall zu verbinden und eine möglichst geringe Impedanz für jeden Rückstrom zu gewährleisten, der sich entlang der Referenzebene in der Leiterplatte ausbreitet.
Beachten Sie, dass es nicht notwendig ist, periodische verbindende Vias zu verwenden, um diese Verbindungen über Massen hinweg herzustellen. Die Massen müssen irgendwo verbunden sein, und mehrere Verbindungen sind möglicherweise vorzuziehen, um sicherzustellen, dass Rückwege problemlos zum Rückspeisepunkt navigiert werden.
Das ist ein Bereich, in dem verbindende Vias, die mit GND verbunden sind, wirklich zeigen, was sie wert sind. Lagenübergänge in digitalen Schaltungen und HF-Schaltungen benötigen eine klare Bezugsmasse, um die Signalausbreitung entlang einer Verbindung in einer Leiterplatte zu kontrollieren. Bei einem Lagenübergang kann ein nahe gelegener Via in einem Array von verbindenden Vias die gleiche Funktion wie die Massefläche unter einer Leiterbahn übernehmen.
Wenn Sie ein Array von Stitching-Vias auf einer Leiterplatte platzieren, befindet sich in der Regel ein Stitching-Via in der Nähe eines Lagenübergangs durch ein Signal-Via. In einigen Fällen wird dies wahrscheinlich gut funktionieren, und Sie müssen sich keine Sorgen über die Emission von oder Anfälligkeit für Rauschen innerhalb des Via-Übergangsbereichs machen.
Das Vorhandensein eines geerdeten verbindenden Vias in der Nähe des Signal-Vias sollte ausreichen, um Rauschen zu unterdrücken, insbesondere bei langsamen GPIOs, I2C, UART oder anderen langsamen digitalen Protokollen (dasselbe gilt für niederfrequente analoge Protokolle).
Bei Hochgeschwindigkeits-Digital- und HF-Signalen ist die Situation anders, und Sie benötigen ein gezielt konzipiertes Array aus verbindenden Vias (Stitching-Via-Array) in der Nähe des Signal-Vias. Das Stitching-Via-Array soll einen niederohmigen Pfad für den Rückstrom bereitstellen, der entlang der Kante der verbindenden Vias induziert wird. Der andere Grund für die Platzierung von verbindenden Vias in diesen Übergängen ist die Eingrenzung des elektromagnetischen Feldes, das dieses Signal umfasst, innerhalb der durch das verbindende Via beschränkten Struktur.
Der Mechanismus zur Rauschunterdrückung wird in diesem Fall manchmal als „Abschirmung” bezeichnet, so, als ob die Vias die Einkopplung elektromagnetischer Wellen in eine Opferverbindung verhindern würden. Das stimmt teilweise. Wenn die Struktur der verbindenden Vias nahe am Signal-Via liegt, wird Rauschen auf zweierlei Arten reduziert:
Der zweite Punkt entspricht der Reduzierung der parasitären Kapazität, indem eine Massefläche näher an eine Signalleiterbahn gebracht wird. Ich habe in diesem Artikel gezeigt, wie dies die parasitäre kapazitive Kopplung zu anderen Signalnetzen reduziert; das gleiche Ergebnis ist hier zu erwarten.
Das eigentliche Ergebnis der Änderung von Kapazität und Induktivität im vorherigen Abschnitt ist, dass die Platzierung von verbindenden Vias in einem Lagenübergang die Via-Impedanz bestimmt. Ein verwandtes Teil ist das Antipad, das sich idealerweise mit den verbindenden Vias kreuzen sollte, so dass sie zusammen die Impedanz verändern. Die meisten Via-Impedanzrechner sind aufgrund des Vorhandenseins von Anordnungen von verbindenden Vias und der Antipad-Größe um einen Lagenübergang herum nicht in der Lage, die tatsächliche Via-Impedanz zu berücksichtigen.
Obwohl das Verbinden von Vias und Antipad durch die Masseflächen die Impedanz beeinflusst, wird die Eingangsimpedanz in das Via nicht merklich von 50 Ohm (oder etwa 100 Ohm differenziell) abweichen, bis die Frequenz etwa 3–5 GHz übersteigt.
Machen Sie sich bei niedrigen Frequenzen keine Gedanken darüber, wie sehr sich verbindende Vias und Antipadgröße auf die Impedanz der Vias auswirken; wahrscheinlich werden Sie gar keine Auswirkungen bemerken, da das Via elektrisch sehr kurz sein wird. Oberhalb von ~5 GHz ist dies jedoch sehr wichtig, da falsch platzierte verbindende Vias und große Antipads nicht genügend Lastkapazität bieten, was zu einem induktiven Via-Übergang mit einer Impedanz von bis zu ~100 Ohm führt. Die S-Parameter für einen beispielhaften Via-Übergang ohne verbindende Vias und großes Antipad sind unten dargestellt.
In diesem Fall sind die verbindenden Vias nicht der stärkste Einfluss auf die kapazitive Belastung des differentiellen Paares bei mittleren Frequenzen. Wenn die Signal-Vias einen größeren Abstand haben, dann haben die verbindenden Vias einen stärkeren Einfluss auf die Impedanz der Signal-Vias. Wenn die Signal-Vias näher beieinander liegen, ist das Antipad die größere Determinante der Via-Impedanz. Wenn die Signal-Vias nahe beieinander liegen und das Antipad klein ist, werden Sie möglicherweise gar keinen Einfluss der verbindenden Vias bemerken.
Die kurze Antwort lautet „Ja“, aber nur bis zu bestimmten Frequenzen. Wenn sie mit der Absicht verwendet werden, Abschirmung zu bieten, ist es möglich, dass ein Designer den erforderlichen Abstand zwischen den Vias nur grob abschätzt. In einigen Fällen sollte das, was wir „Abschirmung in Wellenleitern“ nennen, besser als „Feldbegrenzung“ bezeichnet werden. Wie auch immer man es nennen will, verbindende Vias können die Ausbreitung elektromagnetischer Wellen bis zu einer bestimmten Höchstfrequenz blockieren.
Für eine bestimmte Frequenz, die Sie unterdrücken möchten, sollte der Abstand zwischen den Vias ungefähr wie folgt sein:
Diese Abstandsanforderung für verbindende Vias, speziell um die Ausbreitung von elektromagnetischen Wellen zu blockieren, ist die gleiche Anforderung, die auch verwendet wird, um Wellen innerhalb eines Wellenleiters auf einer Leiterplatte zu begrenzen.
Ein Beispiel für einen geerdeten koplanaren Wellenleiter, der als Antennenzuleitung verwendet wird, ist unten dargestellt. In diesem Beispiel beträgt der Abstand 20 mil, was gemäß der obigen Gleichung für eine Abschirmung bis zu 43 GHz geeignet wäre. Wenn wir Hochgeschwindigkeitssignale in der Nähe hätten, könnten wir eine hohe Abschirmwirkung entlang dieser Zuleitung erwarten, und das würde dazu beitragen, das Übersprechen in die HF-Leitung zu unterdrücken.
Ich denke, es ist wichtig an dieser Stelle zu erwähnen, dass Via-Stitching kein Wundermittel gegen Rauschen ist, und auch keine Entschuldigung dafür, auf bewährte Routingverfahren zu verzichten. Sie sollten immer noch gute Platzierungs- und Routing-Strategien für HF-Leiterplatten anwenden, selbst wenn Sie verbindende Vias in der oben gezeigten Weise verwendet haben.
Bei der Verwendung in einem PCB-Layout für ein Stromversorgungssystem werden verbindende Vias normalerweise nicht in der typischen Anordnung mit großen Abständen platziert. Es kann sogar sein, dass sie in diesen Designs überhaupt nicht in großen geerdeten Kupferflächen verwendet werden. Mit Hilfe von Stitching-Via-Arrays können jedoch Lagenübergänge mit geringem Widerstand in einem Stromnetz geschaffen werden. Auf diese Weise könnte ein Via große Strommengen mit geringem Verlust zwischen den Lagen übertragen.
Wie viele verbindende Vias werden benötigt, um eine bestimmte Strommenge zu übertragen? Dies hängt vom Gleichstrom-Widerstand des typischen Vias ab. Bei einem typischen Via-Bohrdurchmesser und einer typischen Padgröße (10/20 mil) sowie einer Wandplattierungsdicke von 1 mil beträgt der Via-Widerstand etwa 1,5 mOhm, der Wärmewiderstand etwa 180 °C/W. Wenn Sie versuchen, 20 A Gleichstrom durch dieses Via zu führen, würden Sie 600 mW Leistung ableiten und die Temperatur des Vias würde um 108 °C ansteigen.
Um den Temperaturanstieg innerhalb eines akzeptablen Grenzwerts zu halten, sollten wir mehrere Vias in einem Array verwenden. Wenn wir 10 dieser Vias parallel verwenden würden, dann würde jedes Via 2 A Gleichstrom leiten und der erwartete Temperaturanstieg würde für jedes Via (und somit für das gesamte Array) 1,08 °C betragen. Dies soll zeigen, wie Sie mithilfe eines Ziels für den Temperaturanstieg ein Limit für die Anzahl der verbindenden Vias festlegen können.
Wenn man bedenkt, dass die Platzierung von verbindenden Vias die Lokalisierung und Platzierung eines großen Arrays von Vias auf einer Leiterplatte erfordert – und das mit präzisen Abständen –, kann sich dies mit den meisten CAD-Tools schwierig gestalten. Einfachere CAD-Tools erzwingen eine manuelle Platzierung der verbindenden Vias, wahrscheinlich gefolgt vom Kopieren und Einfügen der einzelnen Zeilen/Spalten auf der Leiterplatte, um das Array zu bilden.
Altium Designer enthält ein einfaches Dienstprogramm im PCB-Editor, um verbindende Vias mit benutzerdefinierter Größe und benutzerdefiniertem Abstand zu platzieren. Sie können verbindende Vias platzieren, indem Sie eine Via-Vorlage auswählen oder eine benutzerdefinierte Via-Größe und einen Lagenübergang festlegen. Auf diese Funktion kann über das Tools-Menü im PCB-Editor zugegriffen werden. Lesen Sie mehr über diese Funktion in der Dokumentation.
Gibt es also einen objektiv „richtigen” Weg für die Verwendung von verbindenden Vias? Die Antwort ist manchmal nicht so eindeutig. Ich habe einige Beispiele gezeigt, in denen Stitching-Via-Arrays für ganz bestimmte Zwecke verwendet werden:
Damit bleibt die Abschirmung ein offenes Problem in Bezug auf die Größe, den Abstand und die Platzierung von verbindenden Vias. Um mehr zu erfahren, lesen Sie diesen Artikel über Kupferflächen in PCB-Layouts, um etwas über die Auswirkungen von verbindenden Vias auf Rauschkupplung und EMI zu lernen.
Wenn Sie Zugang zu den besten CAD-Funktionen und Automatisierungstools zum Erstellen Ihrer Leiterplatte benötigen, dann steht Ihnen unser vollständiger Satz an Produktdesign-Tools in Altium Designer® jederzeit zur Verfügung. Sie haben Ihr Design fertiggestellt und wollen die Dateien für Ihren Hersteller freigeben? Dies können Sie ganz einfach mittels der Altium-365™-Plattform tun. Die Plattform ermöglicht es Ihnen effizient über Teams hinweg zusammenzuarbeiten und Ihre Projekte auch mit Dritten zu teilen. Hier können Sie sich die monatlichen Funktions-Updates in Altium Designer anschauen.
Wir haben nur an der Oberfläche dessen gekratzt, was mit Altium Designer auf Altium 365 möglich ist. Starten Sie noch heute Ihre kostenlose Testversion von Altium Designer und Altium 365.