Designregeln für Chip-on-Board-Layouts bei Leiterplatten

Die Verpackungsrevolution schreitet weiter voran, und PCB-Designer sind in einer einzigartigen Position, um von dieser Revolution zu profitieren. Es gibt eine Art von Verpackung, die PCB-Designern viel vertrauter sein wird und die keine spezielle Verpackungssoftware zur Implementierung benötigt. Diese Verpackungstechnik ist Chip-on-Board, bei der ein Halbleiterchip direkt auf eine Leiterplatte montiert wird.
Wie bei jedem einzigartigen Designansatz gibt es einige Regeln, die beim Beginn eines Chip-on-Board-Designs zu befolgen sind. Diese Regeln umfassen das Layout und die Platzierung sowie das Interconnect-Design und die Fanout-Regeln für fortschrittlichere Chips.

Chip-on-Board in einem PCB-Layout

Bei dem Chip-on-Board-Ansatz wird ein Halbleiterchip mit freiliegenden Kontakten direkt auf die PCB gelötet. Mit anderen Worten, es gibt keinen Leadframe (für Drahtbonden), keine Keramik-/Epoxidverpackung und keinen Interposer/Substrat. Einmal montiert, kann der Chip direkt auf der PCB mit einem Epoxid-Encapsulant verpackt werden, der den Chip und alle drahtgebundenen Pads vor Beschädigungen schützt.

Es gibt zwei gängige Methoden zur Platzierung und Montage von Chip-on-Board auf einer Standard-PCB:

• Drahtbonden direkt von der Leiterplatte zum Die
• Flip-Chip-Montage, bei der der Chip ähnlich wie ein BGA befestigt wird

Nach der Befestigung und Montage wird der Chip typischerweise in einem Epoxidmaterial oder einer konformen Beschichtung eingekapselt, die jeweils thermisch oder UV-härtend sein können. Im PCB-Layout ist der wichtigste Entwurfspunkt der Footprint, der die Befestigung des Dies an die PCB ermöglicht.

Flip-Chip-Beispiel

Ein Beispiel mit einem Flip-Chip (manchmal als Flip-Chip on Board (FCOB) bezeichnet) wird im Bild unten gezeigt. Dies zeigt einen nicht eingekapselten Chip, der direkt an eine PCB gelötet wurde, ähnlich wie es bei einem BGA-Fanout gemacht würde. Ein wichtiges Material hierbei ist das Underfill, das die Lötstellen umschließt und sie vor übermäßigem mechanischen Stress schützt. Das PCB-Laminat könnte ein Standard-FR4-Material oder ein spezialisierteres Material (Flex, PTFE usw.) sein.

Bei diesem Ansatz muss der Footprint ähnlich wie ein BGA-Footprint entworfen werden, aber der Montageprozess wird anders sein. Bei FCOB wird das Lötzinn direkt auf die PCB aufgebracht, es ist nicht am Die befestigt. Der Chip wird dann wie jede andere SMD-Komponente platziert und zusammen mit anderen Komponenten umgelötet. Daher ist etwas DFA in Bezug auf den Footprint notwendig, um eine zuverlässige Montage zu gewährleisten.

Ich würde empfehlen, ähnliche Richtlinien für BGA-Pad-Größen zu befolgen, aber basierend auf der Bump-Größe statt der Ball-Größe. Die Lötstopmaske und die Pastenmaske müssen dann verwendet werden, um die Größe des freiliegenden Pads innerhalb des Bereichs festzulegen, der normalerweise bei einem BGA verwendet würde. Wenn der Bump-Abstand groß genug ist, um große Lötstopmasken-Schlitze zu hinterlassen, dann verwenden Sie die Lötstopmaske als Damm (SMD-Pad). Andernfalls verwenden Sie ein NSMD-Pad, um das Ablösen von Lötstopmasken-Schlitzen zwischen den Bumps zu verhindern.

Beispiel für Drahtbonden

Das Bild unten zeigt ein Beispiel für Drahtbonden. In diesem Beispiel wird ein mit dem Chip verbundenes Pad direkt auf die Leiterplatte gelötet, und Drahtverbindungen werden zwischen den Landepads um den Chip und den Kontakten auf dem Die angebracht. In diesem Design ist es sehr ratsam, mit einem Epoxidharz zu verkapseln, um die Drahtverbindungen und den Die vor Umwelteinflüssen zu schützen. Dies wird in erster Linie Korrosion verhindern, sowie die Drähte vor mechanischen Schäden schützen.

Beim Erstellen des Footprints für die Drahtbondpads auf der Leiterplatte werden die Pads typischerweise überdimensioniert, was im obigen Bild deutlich zu sehen ist. Die zu berücksichtigenden Parameter für den Footprint umfassen:

• Größe des Kontakt-Pads
• Abstand der Kontakt-Pads
• Form des Kontakt-Pads

Quadratische Pads sind akzeptabel, obwohl rechteckige Pads die Padgröße, die bei einem verpackten Die verwendet wird (wie bei einem QFN- oder LQFP-Paket), replizieren können. Die Kontaktbälle, die verwendet werden, um einen Draht mit der Leiterplatte zu verbinden, werden sehr dünn sein und 20 bis 30 Mikrometer in der Breite erreichen. Die entsprechende Breite des Kontakt-Pads könnte 50 bis 150 betragen, mit dem gleichen Wert, der für den Pad-Abstand verwendet wird. Mit den Zahlen für Pad-Abstand und -Größe können Sie dann ein Array von Pads im Footprint der Leiterplatte für die Drahtverbindungen anlegen.

Fortgeschrittenere Chip-on-Board

Fortgeschrittenere Chip-on-Board-Technologien verwenden Bump-Kontakte auf der Unterseite des Chips (z.B. das oben gezeigte Flip-Chip-Beispiel).

Die Idee hinter der fortschrittlicheren Chip-on-Board-Technologie bezieht sich auf zwei Bereiche: den Abstand zwischen den Kontakten oder Bumps auf der Unterseite des Chips und die Geschwindigkeit, mit der diese Systeme arbeiten müssen. Genau wie bei sehr fein gepitchten BGAs, wo der Pad-Abstand via-in-pad und blind/buried vias erfordern kann, könnte auch die Chip-on-Board-Verpackung dasselbe benötigen. Darüber hinaus schließt die Geschwindigkeit, mit der diese Chips und ihre Schnittstellen arbeiten, jegliche Standardisierung aus, außer bei Rechnerschnittstellen wie USB, PCIe usw.

Warum sollten wir diese fortschrittlicheren Chips in einem Chip-on-Board-Ansatz verwenden, anstatt ein Substrat oder einen Interposer zu entwerfen? Es gibt mehrere Gründe dafür, und es ist schwierig, dies auf jede Situation zu verallgemeinern. Testfahrzeugplatinen, das Experimentieren mit Verbindungen zwischen Chips und der einfache Mangel an Zugang zu Produktionskapazitäten für Substrate/Interposer sind alles Gründe, die Chip-on-Board-Verpackung zu verwenden.

Um sicherzustellen, dass Sie die Leistungsziele mit fortschrittlicheren Chip-on-Board-Designs erreichen können, nutzen Sie diese Ressourcen:

• Verwenden Sie einen Via-Impedanzrechner für alle Via-Fanouts vom Die
• . Stellen Sie sicher, dass Sie die Impedanz kennen und verwenden Sie einen Impedanzrechner basierend auf Wadells Gleichungen
• . Konsultieren Sie Ihren Hersteller und bestimmen Sie die Grenzen der Via-Größe oder den Bedarf an Laserbohrungen
• . Um den Bedarf an feineren Oberflächenschichtmerkmalen zu eliminieren, verwenden Sie ein Low-Dk-Laminat, um das Die zu unterstützen
• . Stellen Sie sicher, dass Sie eine geeignete Oberflächenbeschichtung anwenden, die das Drahtbonden unterstützt

. Wenn Sie Ihre ersten Schritte im Design von Chip-on-Board-Verpackungen und PCB-Layouts machen, stellen Sie sicher, dass Sie den kompletten Satz an Produktdesign-Tools in Altium Designer® verwenden. Wenn Sie Ihr Design abgeschlossen haben und Dateien an Ihren Hersteller freigeben möchten, macht die Altium 365™-Plattform die Zusammenarbeit und das Teilen Ihrer Projekte einfach. Kommen Sie und sehen Sie die monatlichen Funktionsupdates in Altium Designer.

Wir haben nur an der Oberfläche dessen gekratzt, was mit Altium Designer auf Altium 365 möglich ist. Starten Sie heute Ihre kostenlose Testversion von Altium Designer + Altium 365.