Parasitäre Extraktion bei der Entflechtung von Leiterplatten mittels Electromagnetic Solver

Parasitäre Extraktion: Die Entwickler von integrierten Schaltungen müssen sich mit dieser Herausforderung ständig auseinandersetzen, insbesondere wenn die Strukturabmessungen von Gattern unter ~350 nm sinken und die integrierten Schaltkreise mit hohen Taktraten arbeiten. Das gilt auch für die Leiterplattenbranche, um Stromversorgungsnetzwerke und Verbindungen mit präziser Impedanz zu konstruieren und Übersprech- und Kopplungsmechanismen richtig zu quantifizieren. Es stehen eine Reihe von Anwendungen von Drittanbietern zur Verfügung, mit denen Sie für bestimmte Geometrien Parasitäten aus Ihrem Layout extrahieren können. Die Resultate dieser Tools sind jedoch für den Einsatz in der Mehrzahl der modernen Leiterplatten unpraktisch.

Bei niederfrequenten Signalen und geringeren Datenraten sowie bei weniger kompakten Baugruppen können Sie i. d. R. mit einer einfachen Längenoptimierung einzelner Leiterbahngruppen arbeiten, um den Signalversatz auf Ihrer Platine zu minimieren und ein konsistentes Timing bei Differenzialpaaren sicherzustellen. Bei High-Speed-Signalleitungen, die geringe Impedanzunterschiede erfordern, bei Doppelleitungen mit präziser Kopplung und bei hochdichten Leiterplatten können die parasitären Effekte jedoch so ausgeprägt sein, dass eine bloße Längenanpassung nicht ausreicht, um den Signalversatz zu kompensieren. Hier braucht es ein Electromagnetic Solver in Ihrem Routing-Werkzeugkasten für die Laufzeitabstimmung – wobei das Signalverhalten im Zeitbereich und nicht im Bildbereich betrachtet wird.

Parasitäre Extraktion zur Laufzeitoptimierung

Wenn Leiterplatten im Vergleich zu einem typischen High-Speed-IC eine so große Fläche einnehmen, warum müssen wir uns überhaupt um parasitäre Extraktion Gedanken machen? Die Antwort liegt auf der Hand, wenn wir uns die Flankensteilheit von sehr kurzen Impulsen ansehen und der damit verbundene potenzielle Signalversatz, der bei der Übertragung über Leiterbahnen auf der Platine entstehen kann. Die Zeit pro Längeneinheit, die ein Signal benötigt, um die Leitung zu durchlaufen, wird als Laufzeitverzögerung, Signallaufzeit oder Übertragungsverzögerung bezeichnet (nicht zu verwechseln mit der Schaltverzögerung bei Gattern oder Flip-Flops).

Wenn Sie mit Impedanzformeln und der Leitungstheorie vertraut sind, dann wissen Sie, dass die Laufzeitverzögerung von der effektiven Dielektrizitätskonstante einer Übertragungsstrecke abhängig ist. Die effektive Dielektrizitätszahl kann mittels elektrostatischer oder magnetostatischer Methoden geometrisch ermittelt werden. Sie kann auch durch die Berechnung der parasitären Kapazität und Induktivität bestimmt werden, die die Wellenzahl, die Signalgeschwindigkeit sowie den Wellenwiderstand der Verbindungsleitung definieren. Geometrische Methoden und parasitäre Methoden sind eng miteinander verknüpft und quasi gleichwertig.

Das Laufzeit-Tuning für mehrere parallellaufende Signale (also jedes Routing mit parallelen Datenleitungen und einem quellensynchronen Takt) erfordert eine genaue Quantifizierung der parasitären Effekte. Da diese die Laufzeitverzögerung und den Wellenwiderstand entlang einer Verbindung bestimmen, muss das Ziel der Entflechtung sein, die Zeitdifferenzen zwischen den einzelnen Signalen auf dem Weg von einem Treiber zu einem Empfänger zu minimieren. Da Parasitäten geometrieabhängig sind und in der Praxis fast nie auf der gesamten Platine parallellaufende Leiterbahnen verwendet werden, können diese parasitären Einflüsse zu geringfügigen Schwankungen der Ausbreitungsverzögerung in den unterschiedlichen Verbindungen führen. Der Laufzeitunterschied muss somit für jede individuell kompensiert werden.

Genau hierin liegt das Wesen des Laufzeit-Tunings. Unabhängig davon, welchen Mäander-Stil Sie in Ihrer Leiterplatte bevorzugen, lässt sich mithilfe der parasitären Extraktion ermitteln, wie sich die Signallaufzeit mit der Laufzeitanpassung verändert. Dies beinhaltet die Berechnung von parasitären Komponenten beim Mäandern, bis Sie genau die richtige Laufzeitverzögerung erreichen, die für die Signalkompensation erforderlich ist. Der Einsatz externer Tools zur parasitären Extraktion ist meist ein zeitaufwändiger, iterativer Prozess oder erfordert eine Auswahl verschiedener Schaltungsentwürfe und ein gewisses Maß an Erfahrung seitens des Entwicklers. Es gibt jedoch eine bessere Lösung, die einen Electromagnetic Field Solver umfasst.

Laufzeitanpassung der nächsten Generation mithilfe eines Electromagnetic Field Solvers

Auch wenn Sie sich einen zusammengestückelten Arbeitsablauf mit mehreren parasitären Extraktionssimulationen für idealisierte Strukturen zusammenschustern könnten, werden Sie auf einer realen Baugruppe, mit Ausnahme von zwei Fällen, nie genau die gleiche Signallaufzeit erhalten: Im ersten Fall können Sie auf ein parasitäres Extraktionstool zugreifen, das Daten direkt aus einer Layout-Datei bzw. den Gerber-Daten extrahiert. Es sind einige solcher Produkte verfügbar, allerdings zu einem gewissen Preis. Die bessere Alternative ist die Verwendung einer Leiterplattensoftware mit einem Electromagnetic Solver, der über eine Schnittstelle zu Ihrem Routing-Tool verfügt, sodass die Laufzeitverzögerung direkt aus den parasitären Elementen ermittelt wird, während Sie Ihre Leiterbahnen verlegen.

Am besten nutzen Sie diese Möglichkeiten, indem Sie Ihre Leiterbahnen einfach nach Ihren jeweiligen Designregeln verlegen und anschließend mithilfe Ihres Solvers eine Laufzeitoptimierung durchführen. Mit den richtigen interaktiven Routing-Tools können Laufzeitkompensationsmethoden leicht auf eine Leiterbahnverbindung angewendet werden, nachdem sie geroutet wurde. Der Einsatz dieser Delay-Tuning-Methode ist besser als eine einfache Längenanpassung, da der Solver die Laufzeitverzögerung für die Verbindung berechnet, während Sie die Optimierung vornehmen. Dies führt zu einer präziseren Abstimmung zwischen den Signalen unter Beibehaltung der gewünschten Leitungsimpedanz.

Bei differenziellen Leiterpaaren werden Ihre Entflechtungstechniken etwas komplexer, da Sie eine gleichmäßige Kopplung über die gesamte Leitungslänge erreichen müssen. Symmetrie und einheitliche Länge tragen dazu bei, dass auf der Empfängerseite die Gleichtaktrauschunterdrückung möglichst hoch ausfällt. Eine in gewissem Umfang geringere Kopplung auf der Treiberseite ist tolerierbar, solange die Verbindung auf der Empfängerseite symmetrisch ist. Hier sollte die Phasenanpassung auch quellenseitig erfolgen, obwohl dies eigentlich nur eine Variante der Laufzeitabstimmung ist. Auch hier hilft die parasitäre Extraktion bei der Laufzeitanpassung, insbesondere bei High-Speed-Signalen.

Die interaktiven Routing-Funktionen in Altium Designer^® enthalten jetzt einen integrierten Electromagnetic Field Solver, der die Laufzeitverzögerung bestimmt, während Sie Leiterbahnen entflechten. Diese fortschrittlichen Routing-Tools erleichtern die Längen- und Laufzeitabstimmung erheblich. Diese automatisierten Analysefunktionen sowie komfortable Simulations- und Dokumentationsfunktionen stehen Ihnen so in einer einheitlichen Designumgebung zur Verfügung.

Jetzt können Sie eine kostenlose Testversion von Altium Designer herunterladen und mehr über die besten Layout-, Simulations- und Produktionsplanungstools der Branche erfahren. Sprechen Sie noch heute mit einem Altium-Experten, um mehr zu erfahren.