LVDS-PCB-Layout-Guidelines zur Gewährleistung der Signalintegrität

Wenn Sie mit dem Design von Hochgeschwindigkeits-Leiterplatten beginnen, werden Sie erstmal viel Zeit damit verbringen, eine Buchstabensuppe von Akronymen kennen und verstehen zu lernen. MIPI, USB, PCIe-Schnittstelle, SATA-PCB-Layout ... Die Liste der Akronyme, die zur Benennung digitaler Hochgeschwindigkeitsschnittstellen verwendet werden, ist lang. Niederspannungsdifferenzialsignalisierung (Low-Voltage Differential Signaling, LVDS) ist eine ältere Schnittstelle, die für die differenzielle Datenübertragung bei hohen Geschwindigkeiten standardisiert wurde, aber bis heute für eine Vielzahl von Bildgebungs- und Videoanwendungen verwendet wird. Insbesondere wird sie in vielen LCD-TVs, Computer-Peripheriegeräten, Infotainment-Systemen und Notebook-/Tablet-Computern eingesetzt. 

Für den Fall, dass Sie mit dieser Spezifikation nicht vertraut sind oder einfach nur eine Auffrischung benötigen, schauen wir uns einige der grundlegenden LVDS-Richtlinien an, um die Signalintegrität in Ihrer Hochgeschwindigkeits-Leiterplatte zu gewährleisten.

Die Grundlage: Die LVDS-Spezifikation verstehen

LVDS ist im TIA/EIA-644-Standard kodifiziert und ist ein serielles Signalisierungsprotokoll. LVDS wird wahrscheinlich am häufigsten als physikalische Schicht für SerDes-Verbindungen, Kanäle mit großer Reichweite in Backplanes oder Board-to-Board-Verbindungen eingesetzt. Beachten Sie, dass der TIA/EIA-644-Standard LVDS nicht als Schnittstelle definiert, sondern als physische Lage im OSI-Modell. Mit anderen Worten, dies definiert nur eine physikalische und elektrische Spezifikation, die in einen Schnittstellenstandard passt. Beispielsweise wird LVDS als physikalische Schicht für das Routing zwischen PCIe-Schnittstellen verwendet.

Implementierung der Schnittstelle

Das Bild unten zeigt ein Schema einer LVDS-Verbindung. Nehmen wir für den Moment an, dass die Kanalverluste 0 dB betragen. Das folgende Diagramm (oder eine Version davon) ist auf vielen Websites zu finden, einschließlich Wikipedia. Ich möchte anmerken, dass dieses Diagramm nur für DC-gekoppelte Differenzialpaare korrekt ist. Das Diagramm impliziert unbeabsichtigt, dass der Abschlusswiderstand außerhalb der Empfängerkomponente existiert. Dies ist nicht der Fall; der Abschlusswiderstand (wenn er spezifisch verwendet wird) oder die gesamte Empfängerschaltung könnte sich vollständig auf der Empfängerkomponente befinden.

Auf der linken Seite des Bildes sehen wir die Leitung, die von einer differenziellen Pufferschaltung angesteuert wird, die einen 3,5-mA-Strom auf ein 100-Ohm-Differenzialpaar leitet. Auf der rechten Seite zeigt der Empfänger die Differenzspannung an, die gegen einen Gleichtakt-Offset gemessen wird. Bidirektionale Kommunikation kann ebenfalls im Halbduplex- oder Vollduplex-Modus implementiert werden, wenn die Transceiver-Komponenten dies akzeptieren können (siehe SN65LVDS180D für ein Beispiel), oder bei parallelen Empfänger-/Senderkanälen im Dual-Simplex-Modus.

LVDS-Abschluss und -Kopplung

Die obige Situation ist idealisiert und berücksichtigt nur die DC-Kopplung, wenn eine direkte Verbindung zur Übertragungsleitung besteht oder die Verbindung über Widerstände am Treiber hergestellt wird. Sie berücksichtigt nicht die Filterung von Gleichtaktstörungen bei hohen Frequenzen, die Notwendigkeit, einen Vorspannungs-Offset beim Differenzialendpunkt einzustellen, oder die Tatsache, dass sich der DC-Offset des Empfängers vom DC-Offset des Treibers unterscheiden kann. Sie berücksichtigt außerdem keine Längenunterschiede und würde das breite Zeitfenster praktisch nicht berücksichtigen, da es keine Spannungsquelle gibt, um den Vorspannungs-Offset des Empfängers einzustellen. Daher funktioniert die obige Schaltung nur, wenn keine Zeitabweichung vorliegt.

Die alternative Methode zur Ansteuerung von LVDS-Signalpegeln an einer differenziellen Schnittstelle ist die Verwendung von AC-Kopplung, ähnlich wie bei PCIe mit Koppelkondensatoren, gefolgt von der Anwendung einer Doppelterminierung mit der erforderlichen unsymmetrischen Impedanz. Zu den Vorteilen der AC-Kopplung gehören die Isolierung von Spannungsspitzen (z. B. in der Automobilindustrie), die Möglichkeit, unterschiedliche Gleichtakt-Offsets auf der Treiber- und der Empfängerseite einzustellen, und die Möglichkeit, durch die Wahl des geeigneten Offsets zwischen verschiedenen Komponentenfamilien zu wechseln.

Die folgende Schaltung zeigt ein Beispiel, bei dem eine AC-Kopplung auf jeder Leiterbahn im LVDS-Differentialpaar implementiert ist. Diese spezielle Schaltung, bei der der Kondensator zwischen zwei Abschlusswiderstände geschaltet ist, beruht darauf, direkt mit der unsymmetrischen Impedanz (ungeradzahliger Modus) jeder Leiterbahn abzuschließen, statt mit dem Differenzwert.

In der obigen Schaltung wählen wir das Design basierend auf den folgenden Kriterien aus:

• Die Kopplungskappen müssen groß genug sein, um den DC-Offset vom Treiber zu entfernen.
• VBB wird intern im LVDS-Empfänger eingestellt und entspricht dem DC-Offset im empfangenen Differenzsignal.
• Der Nebenschlusskondensator auf der Empfängerseite muss groß genug sein, um die maximale Menge an Gleichtaktstörungen gegen Masse zu leiten. Typisch ist ein Kondensator in der Größenordnung von 1 uF.
• Je nachdem, welches Datenblatt Sie betrachten, wird möglicherweise die Empfängerseite der Verbindung nach oben/unten gezogen, um die erforderlichen Logikpegel über/unter dem VBB-Offset einzustellen.

Ob der Kanal mit der obigen Wechselstromschaltung oder einer anderen Variante implementiert würde, hängt davon ab, ob der Empfänger selbst vorgespannt ist, einen On-Die-Abschluss enthält und ob die Quelle auch mit ihrem eigenen parallelen Quellenwiderstand abgeschlossen ist. Bei hochintegrierten Bauteilen befindet sich all dies auf dem Chip und Sie können alles ohne zusätzliche Platzierung routen, solange die Logikpegel zwischen Treiber und Empfänger aufeinander abgestimmt sind. Überprüfen Sie die Datenblätter für Ihr Treiber- und Empfängerpaar sorgfältig, bevor Sie Ihre Schaltung fertigstellen.

Spezifikation der physikalischen Lage

Da es sich bei LVDS um eine Spezifikation für physikalische Schichten und nicht um eine Spezifikation für Komponentenschnittstellen handelt, enthält sie nur in den folgenden Bereichen spezifische Anforderungen:

• Signalhub: Die Schwankung auf dem gesamten 100-Ohm-Abschlusswiderstand beträgt 350 mV, wobei man beachten sollte, dass in einer LVDS-Verbindung eine andere Impedanz verwendet werden kann.
• Eingebettete Taktung und Codierung: LVDS benötigt kein spezielles Codierungsschema, dies ist jedoch im Rahmen des Standards erlaubt. Häufig wird 8b/10b-Codierung verwendet.
• DC-Offset: Ein gängiger DC-Offset in LVDS-Rx/Tx-Komponenten beträgt 1,2 V. 
• Topologie: Einzelne Verbindungen, bidirektionale Verbindungen und Multidrop-Topologie sind zulässig. Insbesondere Multidrop-Topologie ist in Backplane-Bussen und kaskadierten Board-to-Board-Verbindungen üblich.
• Datenrate: LVDS kann theoretisch jede Datenrate unterstützen, solange die Signale am Empfänger wiederhergestellt werden können. LVDS wird in der Regel für serielle Datenraten von 400 Mbit/s bis über 3 Gbit/s verwendet.
• Medien: Wie Ethernet ist LVDS medienunabhängig und kann in Leiterbahnen auf einer Leiterplatte oder auf Kabeln mit spezifiziertem Widerstand verwendet werden.

Aus der obigen Liste geht hervor, dass LVDS einfach ein typischer Hochgeschwindigkeits-Differenzialkanal mit flexibler Datenrate, Topologie, Signalhub und Anstiegszeit ist. Da diese Spezifikation für die physikalische Ebene mit einer Reihe von Datenraten verwendet wird, gibt es keine spezifische Signalanstiegszeit; die Anstiegszeit liegt im Allgemeinen unter 1 ns. Wenn wir diese Punkte berücksichtigen, haben wir alles, was wir brauchen, um mit dem Design einer Leiterplatte zu beginnen, die mit LVDS funktioniert.

LVDS-PCB-Layout-Guidelines

Für ein erfolgreiches LVDS-Leiterplatten-Layout müssen einige der gleichen Richtlinien befolgt werden, die Sie auch bei anderen Hochgeschwindigkeitssignalen befolgen würden. Ich würde sagen, der einzige Unterschied besteht darin, wie Sie Verluste auf der Leiterplatte oder auf einem Kabel mit LVDS-Signalen betrachten. Die typischen Übertragungsdistanzen reichen von einigen Zoll (Chip-zu-Chip) bis zu mehreren Metern für eine LVDS-SerDes-Verbindung, die ein Kabel zwischen Leiterplatten ansteuert. Auf der Leiterplatte müssen LVDS-Kanäle mit kontrolliertem Widerstand ausgelegt werden, ohne jedoch andere Schaltungen zu stören.

Gridding und Komponentenplatzierung

Bei LVDS-Verbindungen handelt es sich um Hochgeschwindigkeitssignale, die eine niedrige EMI aufweisen sollen, aber dennoch ein Übersprechen in anderen Verbindungen verursachen können. Parallele LVDS-Verbindungen können beim Schalten mit hohen Geschwindigkeiten außerdem ein gegenseitiges differenzielles Übersprechen hervorrufen, daher sollten Sie bei der Planung Ihrer Routing-Strategie den Abstand zwischen den differenziellen Paaren berücksichtigen. Wie bei anderen Hochgeschwindigkeits- oder Mixed-Signal-Designs ist es ratsam, einen bestimmten Bereich der Leiterplatte für LVDS-Kanäle einzuplanen, damit sie nicht zu nahe an andere Schaltungen herankommen.

PCB-Lagenaufbau-Design

Berücksichtigen Sie Ihr PCB-Lagenaufbau-Design bei der Planung eines Layouts mit LVDS-Verbindungen. Da LVDS eine Impedanzkontrolle benötigt, brauchen Sie mindestens eine 4-lagige Leiterplatte mit einem dünnen Dielektrikum an den Außenseiten. Die beiden Oberflächenlagen werden für das Routing von Signalleiterbahnen und/oder die Platzierung von Bauteilen verwendet, und die inneren Schichten sollten Versorgungs- und Masseflächen sein. Sie können LVDS-Signale auf gegenüberliegenden Seiten der Leiterplatte routen, und die internen Lagen bieten dabei eine Impedanzkontrolle, aber die beste Vorgehensweise ist, den LVDS-Teil über der GND-Lage und nicht über der Versorgungsfläche zu halten.

Wenn Sie eine Spezifikation mit breitem parallelem Bus verwenden, benötigen Sie viel Platz für das Routing, und Sie sollten möglicherweise genügend Lagen für impedanzgesteuerte Streifenleitungen übrig lassen. Wenn Sie nur ein paar LVDS-Verbindungen (z. B. parallele RX/TX-Kanäle) routen, werden Sie wahrscheinlich mit Mikrostreifen auf einer 4-Lagen-Leiterplatte auskommen. Denken Sie daran, eine Widerstandskontrolle anzuwenden, indem Sie die entsprechende Leiterbahnbreite in Ihren Routing-Tools einstellen.

Darüber hinaus benötigen einige Ihrer Komponenten, die mit LVDS-Signalen arbeiten (z. B. einige Display-Schnittstellen), unterschiedliche Versorgungsflächen, die auf unterschiedliche Spannungen gebracht werden. Einige Komponenten erfordern außerdem, dass Sie Masseinseln auf Ihren Oberflächenlagen platzieren, um Steckverbinder oder Center Pads auf Komponenten unterzubringen. Beachten Sie diese Punkte bei der Planung des Lagenaufbaus und der Aufteilung der Leiterplattenfläche vor dem Routing.

Entscheiden Sie sich nach Möglichkeit für ein kürzeres Routing

Auf der Leiterplatte verwendet LVDS-Routing niedrige Signalhübe, die möglicherweise oberhalb eines DC-Offsets unterschieden werden müssen, sodass Verluste vermieden werden sollten. Lange Verbindungen haben aufgrund von dielektrischen Verlusten und Verlusten durch Kupferrauheit/Skin-Effekt, die sich in Einfügeverlusten manifestieren, eine größere Dämpfung. Kürzere Verbindungen stellen sicher, dass sie im Vergleich zu einer längeren Verbindung, bei der die Einfügedämpfung dominiert, weniger Verluste haben. Dies führt zu der nächsten Überlegung, die Sie in den LVDS-Routing-Richtlinien nicht oft finden werden: wie höhere Signalbandbreiten zu berücksichtigen sind.

Berücksichtigen Sie Signalbandbreite und -verluste

Bei kürzeren Verbindungen haben Sie jetzt das Problem, dass der Rückleitungsverlust Ihre Kanäle dominiert, und dies erzeugt einen bandbreitenbegrenzenden Effekt, der normalerweise in einem der S-Parameter-Spektren zu sehen ist. Auch wenn es kompliziert ist, sollten Sie versuchen, den Kanal so zu gestalten, dass er einen flachen Widerstand hat und der Einfügeverlust bis zur höchsten Frequenz der Schnittstelle nicht einbricht, da dies die erste verlustbehaftete Resonanz so hoch wie möglich treibt. Das 

• Kurze Verbindungen: Wenn die Verbindungen so kurz sind, dass die Rückleitungsverluste überwiegen, hat ein flacher Widerstand Vorrang, da dieser dazu beiträgt, die Rückleistungsverlust-Resonanzen so hoch wie möglich zu halten.
• Lange Verbindungen: Wenn eine LVDS-Verbindung so lang ist, dass die Dämpfung zu groß wird, sollten Sie versuchen, große Einbrüche beim Einfügeverlust zu vermeiden. Dies ist einer der Gründe, warum wir die Anzahl der Vias bei differenziellen Hochgeschwindigkeitsverbindungen begrenzen.

Der letztere Fall ist am häufigsten und veranschaulicht die ursprüngliche Absicht von differenziellen Schnittstellen wie LVDS. Für LVDS-Kanäle mit sehr hoher Datenrate benötigen Sie möglicherweise eine Bandbreite von mehreren GHz im Kanal, was aufgrund der Dispersion im Leiterplattensubstrat und der Kupferrauhigkeitsdispersion recht schwierig sein kann. Werfen Sie einen Blick auf diesen kürzlich erschienenen Artikel über Rückleitungsverluste, um ein Beispiel dafür zu sehen, wie die Kanalbandbreite begrenzt werden kann, insbesondere in kurzen Kanälen.

Längenabstimmung

LVDS-Paare sollten auch in der Länge genau aufeinander abgestimmt sein, um einen übermäßigen Zeitversatz zwischen den Signalen in einem Paar zu vermeiden. Wenn Sie Empfehlungen in LVDS-Schnittstellen in Komponentendatenblättern überprüfen, finden Sie verschiedene zulässige Versatzwerte. Die Anforderungen, die Sie womöglich in Datenblättern sehen, wirken strikt, aber die Designregel bezüglich der Längenabstimmung hängt in Wirklichkeit davon ab, sicherzustellen, dass Signalhübe auf jeder Leiterbahn in einem LVDS-Paar im selben Moment am Empfänger auftreten. Solange sich die beiden Signalhübe kreuzen, kann das Signal am Empfänger wiederhergestellt werden.

Den Versatz zu beseitigen ist von zentraler Bedeutung, um sicherzustellen, dass LVDS-Komponenten Störungen durch Umgebungs-EMI abweisen können. Achten Sie jedoch auf die Verzögerungsanpassungs-Anforderung für Ihre spezifische Komponente und Leiterplatte. Da LVDS-Komponenten die Spannungsdifferenz zwischen den beiden Enden des Paares auslesen, sollte jegliches Gleichtaktrauschen, das in einem differenziellen Paar induziert wird, während der Signalhübe auf jeder Leiterbahn unterdrückt werden, solange keine übermäßige Modusumwandlung vorliegt.

Die Arbeit mit der richtigen Design-Software kann Ihnen helfen, die grundlegenden LVDS-Leiterplatten-Layout-Richtlinien und LVDS-Routing-Richtlinien einzuhalten, die für die Signalintegrität erforderlich sind. Altium Designer^® enthält Layout-Werkzeuge und einen erweiterten Lagenaufbau-Manager, der Ihnen die volle Kontrolle über alle Aspekte Ihres Designs gibt. Das Beste daran ist, dass diese Konstruktionswerkzeuge zusammen mit Ihren Simulations-, Management- und Produktionsplanungswerkzeugen in einem einzigen Programm integriert sind.

Jetzt können Sie eine kostenlose Testversion von Altium Designer herunterladen. Sie haben außerdem Zugriff auf die besten LVDS-Designfunktionen, die die Branche erfordert, und all diese Tools sind über eine einzige Oberfläche zugänglich. Auch wenn Sie sich für ein anderes Thema wie die SATA-PCB-Layout-Richtlinien interessieren, können Sie noch heute mit einem Altium-Experten sprechen, um mehr zu erfahren.