Ultra HDI verändert, wie „montagefreundlich“ aussieht

Die meisten hochdichten Leiterplattendesigns – oder eigentlich jedes Leiterplattendesign – erreichen irgendwann einen Punkt, an dem sie fertig genug aussehen, sodass sich alle langsam entspannen. Das Routing ist mit beeindruckender Dichte abgeschlossen und verfügt über eine starke Escape-Strategie, ohne das Gesamtdesign an seine Grenzen zu bringen. Der Fertiger hat das Design geprüft, und alles scheint bereit für die Produktion zu sein.

Doch die Fertigungsgerechtigkeit von Ultra HDI in einer High-Mix-/Low-Volume-Umgebung ist noch nicht vollständig verstanden. Auch die Montage von Ultra HDI erfordert ein Umdenken. Bei Ultra-HDI-Dichten beeinflussen viele Montageeinschränkungen die Auswahl von Footprints, die Routing-Strategie und PCB-Layout-Entscheidungen bereits lange vor Beginn der Fertigung direkt. Sobald Lotpaste, Platziergenauigkeit, Inspektion und mögliche Nacharbeit ins Spiel kommen, gelten einige der Annahmen, die im konventionellen PCB-Design gut funktioniert haben, nicht mehr.

Ein Großteil der UHDI-Diskussion konzentrierte sich auf die Fertigungsfähigkeit der Leiterplatte, was nachvollziehbar ist. Lassen sich die Strukturen sauber ätzen? Können die Mikrovias zuverlässig gebohrt und metallisiert werden? Lässt sich die Registrierung eng genug einhalten, um die Anforderungen des Layouts zu erfüllen? Das sind berechtigte Fragen.

Ultra-HDI-Technologie verändert jedoch mehr als nur die PCB-Fertigung. Sie gestaltet auch PCB-Montage, Inspektion und Langzeitzuverlässigkeit neu. Sinkt das Komponenten-Pitch unter 0,35 mm, werden Schablonendesign, Lötstopplackstrategie, Platziergenauigkeit, Inspektionsfähigkeit und Nacharbeitsplanung zu Designentscheidungen statt zu reinen Fertigungsaspekten. Erfolgreiche Ultra-HDI-Projekte erfordern von den frühesten Phasen der Layoutentwicklung an eine enge Abstimmung zwischen PCB-Designern, Fertigern, Bestückern und Fertigungsingenieuren.

Kernaussagen

• Bei UHDI-Pitch unter 0,35 mm fallen die Flächenverhältnisse der Schablonenöffnungen unter zuverlässige Grenzwerte, sodass dünnere Schablonen oder Typ-5+-Paste erforderlich werden – Entscheidungen, die vor Beginn des Layouts getroffen werden müssen.
• Die Stabilität der Lötstopplackstege versagt unter 75 µm bei Standard-LPI-Materialien, was zu einer Entscheidung zwischen Trockenfilm-Lötstopplack oder maskendefinierten Pads zwingt, die Routing und Escape-Strategie direkt beeinflusst.
• Platzier-, Pastenregistrierungs- und Leiterplattenregistrierungstoleranzen summieren sich bei UHDI-Pitch und verbrauchen 25–40 % der verfügbaren Pad-Geometrie, wodurch die Reserve gegenüber Brückenbildung und Verbindungsfehlern stark schrumpft.
• Die Zuverlässigkeit der AOI verschlechtert sich unter 0,3 mm Pitch durch Abschattung und reduzierte Fillet-Größe, was bedeutet, dass Anforderungen an die Röntgeninspektion von Anfang an in Testplan und Kostenmodell berücksichtigt werden müssen.

Pastenübertragung und Geometrie der Schablonenöffnungen

Die Übertragungseffizienz von Lotpaste wird durch das Flächenverhältnis der Schablonenöffnung bestimmt, definiert als offene Fläche geteilt durch die Seitenwandfläche. Für konventionelle SMD-Pads ist ein Flächenverhältnis über 0,66 Standard und im Allgemeinen ausreichend für eine zuverlässige Pastenfreigabe. Bei UHDI-Padgrößen – insbesondere bei BGAs mit 0,3 mm Pitch und darunter – schrumpfen die Öffnungsabmessungen so stark, dass sich dieses Verhältnis mit üblichen Schablonendicken nicht mehr erreichen lässt. Bei Ultra-HDI-Designs sollte die Schablonenentwicklung als Teil des PCB-Designprozesses betrachtet werden und nicht als nachgelagerte Fertigungsaktivität. 

Beispielsweise ergibt eine runde Öffnung von 0,2 mm in einer 100-µm-Schablone ein Flächenverhältnis von nur 0,50 und liegt damit deutlich unter dem Grenzwert für eine zuverlässige Pastenfreigabe. Eine Reduzierung der Schablonendicke auf 75 µm oder 60 µm kann einen Teil der Reserve zurückbringen, führt jedoch zu Folgeproblemen: geringeres Pastenvolumen auf größeren Pads an anderer Stelle der Leiterplatte und höhere Empfindlichkeit gegenüber Schablonenplanheit und Dichtwirkung. Stufenschablonen können dies teilweise ausgleichen, erhöhen jedoch die Kosten und führen Übergangszonen mit unvorhersehbarem Pastenvolumen ein. Diese Zielkonflikte zeigen, warum PCB-Designer und Montageingenieure die Schablonenstrategie gemeinsam prüfen sollten, bevor Footprint-Bibliotheken finalisiert werden.

Die Konsequenz ist, dass Pad-Geometrie und Schablonendesign bei UHDI-Pitch eng gekoppelte Entscheidungen sind. Die Auswahl eines BGA-Gehäuses mit 0,25 mm Pitch legt den Montageprozess bereits vor Layoutbeginn auf eine bestimmte Schablonentechnologie und Pastenart fest. Für konventionelles HDI aufgebaute Footprint-Bibliotheken setzen oft eine Standard-Schablonendicke voraus, und diese Annahmen versagen stillschweigend, wenn das Pitch unter 0,35 mm fällt.

Stabilität der Lötstopplackstege bei feinem Pitch

Lötstopplack zwischen Pads verhindert Lotbrücken und steuert die Pastenregistrierung. Bei konventionellem Pitch ist flüssiger fotoempfindlicher Lötstopplack (LPI) mit Stegbreiten von 75 µm oder mehr prozessstabil. Unter 75 µm werden LPI-Stege aufgrund von Belichtungs- und Entwicklungstoleranzen, Haftgrenzen und mechanischer Fragilität unzuverlässig. Die Lötstopplackstrategie beeinflusst sowohl die Fertigbarkeit als auch die langfristige Montageausbeute und ist daher bereits bei der Footprint-Entwicklung ein wichtiger Faktor – nicht erst bei der Fertigungsprüfung.

Trockenfilm-Lötstopplack kann die praktische Grenze auf etwa 50 µm Stegbreite erweitern, erfordert jedoch andere Prozessanlagen und bringt eigene Einschränkungen mit sich, etwa hinsichtlich der Anpassungsfähigkeit an Oberflächentopografie. Unter 50 µm werden Lötstopplackstege unabhängig vom Material zu einem Ausbeuterisiko, und viele Bestücker verlangen in dichten Bereichen maskendefinierte Pads oder Designs ohne Lötstopplacksteg.

Die Wahl zwischen maskendefinierten und nicht maskendefinierten (NSMD) Pads bei feinem Pitch ist nicht nur eine Lötpräferenz. Sie beeinflusst die Toleranz der Kupferfreilegung, den Abstand zwischen Pad und Leiterbahn sowie die Inspektionsreferenz für die Bewertung der Lötverbindung. Designer, die mit 0,3 mm Pitch und darunter arbeiten, müssen die Lötstopplackfähigkeit des Bestückers bestätigen, bevor sie Pad-Definitionen finalisieren, da ein Wechsel von NSMD zu maskendefiniert nach Abschluss des Layouts typischerweise ein Neu-Routing des Escape-Musters erzwingt.

Bereiche, in denen die Stabilität des Lötstopplacks am kritischsten ist:

• Fine-Pitch-BGA-Footprints unter 0,35 mm Pitch, bei denen die Stegbreiten unter 75 µm fallen
• Dichte passive Cluster mit 0201- oder 01005-Bauteilen, bei denen die Maskenregistrierung die Pasteneinfassung beeinflusst
• Kompakte HF-Bereiche, in denen Schwankungen der Maskendicke die Impedanz benachbarter Leiterbahnen beeinflussen

Aufsummierung von Platziertoleranzen in dichter Geometrie

Die Genauigkeit von Pick-and-Place-Maschinen wird typischerweise mit ±25 µm bis ±50 µm bei 3 Sigma angegeben, abhängig von Maschine und Bildverarbeitungssystem. Bei konventionellem Pitch ist diese Toleranz nur ein kleiner Bruchteil der Pad-Abmessung und beeinflusst die Verbindungsbildung nicht wesentlich. Bei UHDI-Pitch verbraucht die Platziertoleranz jedoch einen erheblichen Anteil der verfügbaren Pad-Fläche. Im Gegensatz zu konventionellen PCB-Designs lassen Ultra-HDI-Layouts nur sehr geringe Toleranzen für kumulative Fertigungsabweichungen zu, weshalb die Toleranzanalyse ein wesentlicher Bestandteil der Designvalidierung ist.

Bei einem BGA mit 0,25 mm Pitch und 0,12-mm-Pads entspricht ein Platzieroffset von ±35 µm nahezu 30 % des Padradius. Die Verbindung kann sich zwar noch bilden, doch die Selbstzentrierungskraft während des Reflow-Lötens wird reduziert, und die Reserve gegenüber Brückenbildung zu benachbarten Pads schrumpft. Wenn die Platziertoleranz mit der Pastenregistrierungstoleranz (typischerweise ±20 µm bis ±30 µm aus dem Schablonendruck) und der Leiterplattenregistrierungstoleranz (±25 µm von Nutzenmarken des Panels) kombiniert wird, kann die Gesamtsumme die verfügbare Freistellung zwischen benachbarten Pads erreichen oder überschreiten.

Anstatt engere Platziertoleranzen zu spezifizieren, sollte berücksichtigt werden, dass Pad-Geometrie, Maskenöffnung und Pastenvolumen zusammen ausreichend Selbstzentrierungsreserve bieten müssen, um die erwartete Platzierverteilung zu tolerieren. Dazu muss die Worst-Case-Überlappung simuliert oder berechnet und bestätigt werden, dass die Verbindungsbildung auch beim Platzieroffset von 3 Sigma zuverlässig bleibt.

Inspektionszugang und Zuverlässigkeit bei feinem Pitch

Die automatisierte optische Inspektion (AOI) basiert auf dem Kontrast zwischen Lot-, Pad- und Maskenoberflächen, kombiniert mit schräger Beleuchtung, um die Form der Lötverbindung sichtbar zu machen. Bei konventionellem Pitch ist das Lötstellenfillet aus mehreren Winkeln sichtbar, und die Abstände zwischen den Bauteilen erlauben eine ausreichende Ausleuchtung. Unter 0,3 mm Pitch verschlechtern mehrere Faktoren die Inspektionssicherheit:

• Die Höhe des Bauteilkörpers relativ zum Pitch erzeugt Abschattung, die Lötstellen aus bestimmten Kamerawinkeln verdeckt.
• Das reduzierte Verbindungsvolumen bei feinem Pitch erzeugt kleinere Fillets mit weniger reflektierender Oberfläche.
• Die dichte Platzierung benachbarter Bauteile schränkt die Beleuchtungswinkel zusätzlich ein.

Das Ergebnis ist, dass AOI Lötstellen als bestanden melden kann, obwohl sie tatsächlich grenzwertig sind, oder Fehlfehler bei Lötstellen markiert, die akzeptabel, aber schlecht beleuchtet sind.

Die Röntgeninspektion kann einige dieser Einschränkungen bei BGA-Lötstellen ausgleichen, erhöht jedoch Taktzeit und Kosten. Noch wichtiger ist, dass die Interpretation von Röntgenbildern bei feinem Pitch sorgfältig definierte Kriterien für den Void-Anteil und konsistente Bildgebungsparameter erfordert. Ein Design, das sich für die First-Article-Validierung auf Röntgeninspektion stützt, sollte dies von Anfang an im Testplan und Kostenmodell berücksichtigen und nicht erst reaktiv, nachdem sich AOI als unzureichend erwiesen hat.

Einschränkungen bei Nacharbeit und Reparatur

Bei UHDI-Pitch ist die Nacharbeitsfähigkeit deutlich eingeschränkt. Lokalisierte thermische Ereignisse während der Nacharbeit können benachbarte Lötstellen aufgrund der Nähe der Pads und der geringeren thermischen Masse von Fine-Pitch-Bauteilen leicht beeinflussen. Das Risiko unbeabsichtigten Mitaufschmelzens oder einer Beschädigung benachbarter Lötstellen steigt, wodurch traditionelle Nacharbeitsansätze weniger zuverlässig werden. Dies muss sowohl im montagegerechten Design als auch im langfristigen Instandhaltbarkeitsplan berücksichtigt werden.

• Binden Sie Montagepartner frühzeitig ein: Bestätigen Sie Schablonen-, Masken- und Platzierfähigkeiten, bevor Sie Pad- und Footprint-Bibliotheken finalisieren.
• Simulieren Sie die Worst-Case-Toleranzaufsummierung: Stellen Sie sicher, dass Pad-Geometrie und Pastenvolumen ausreichend Reserve für eine zuverlässige Verbindungsbildung bei den erwarteten Platzier- und Registrierungstoleranzen bieten.
• Dokumentieren Sie Inspektionsanforderungen: Legen Sie AOI- und Röntgeninspektionsanforderungen in der Montagedokumentation fest, einschließlich Sperrbereichen und Platzierung von Nutzenmarken.
• Planen Sie die Grenzen der Nacharbeit ein: Erkennen Sie an, dass Nacharbeit bei UHDI-Pitch riskanter ist und spezielle Ausrüstung oder die Akzeptanz höherer Ausschussraten erfordern kann.

Jede Überprüfung eines UHDI-Layouts sollte nach abgeschlossener Platzierung erfolgen, bevor das detaillierte Routing beginnt. Änderungen an Pad-Definitionen, der Maskenstrategie oder den Bauteilabständen nach Abschluss des Routings erzwingen in der Regel ein vollständiges Neu-Routing des betroffenen Bereichs, was bei UHDI-Dichte Änderungen über mehrere Lagen hinweg nach sich ziehen kann. Eine frühzeitige Abstimmung sowohl mit dem Leiterplattenhersteller als auch mit dem Bestücker beseitigt die häufigsten Ursachen für fertigungsbedingte Redesigns und stellt sicher, dass das Layout die tatsächlich erreichbare Prozessfähigkeit widerspiegelt und nicht nur theoretische Designregeln.

Die größten Risiken bei der Ultra-HDI-Bestückung sind ebenso sehr Koordinationsfehler wie Designfehler. Altium Agile Teams verbindet Elektroingenieure, Maschinenbauingenieure und den Einkauf auf einer Plattform, sodass die Entscheidungen, die die Bestückungsausbeute bestimmen, für alle sichtbar sind, die darauf reagieren müssen. 

Mehr über Altium Agile Teams erfahren →

Häufig gestellte Fragen

Welche Schablonendicke sollte ich für die Ultra-HDI-Bestückung verwenden?

Standard-Schablonen mit 100 µm können bei UHDI-Pitch nicht das Flächenverhältnis erreichen, das für eine zuverlässige Pastenfreigabe erforderlich ist. Für Pads unterhalb von 0,35 mm Pitch sollte die Schablonendicke auf 75 µm oder 60 µm reduziert werden, oder es sollten Stufenschablonen verwendet werden, um den Unterschied zwischen Fine-Pitch- und Standard-Pads auf derselben Leiterplatte zu beherrschen. Die Schablonenstrategie muss festgelegt werden, bevor das Layout finalisiert wird, nicht danach.

Wann sollte ich bei Fine Pitch maskendefinierte Pads anstelle von NSMD-Pads verwenden?

Unterhalb von 75 µm Breite der Lötstoppmaskenstege wird die Standard-LPI-Maske unzuverlässig. Wenn die Stegbreiten auf dieses Niveau absinken, typischerweise bei 0,3 mm Pitch und darunter, sind maskendefinierte Pads oder Trockenfilm-Lötstoppmasken erforderlich. Diese Wahl beeinflusst die Kupferfreilegung, den Abstand zwischen Pad und Leiterbahn sowie das Escape-Routing und muss daher mit dem Bestücker abgestimmt werden, bevor die Pad-Definitionen festgelegt werden.

Kann AOI Ultra-HDI-Lötstellen zuverlässig inspizieren?

Die Zuverlässigkeit von AOI nimmt unterhalb von 0,3 mm Pitch ab. Bauteilabschattung, verringerte Fillet-Größe und eingeschränkte Beleuchtungswinkel führen dazu, dass AOI grenzwertige Lötstellen als bestanden bewertet oder akzeptable Lötstellen fälschlich beanstandet. Für BGA-Lötstellen bei UHDI-Pitch ist eine Röntgeninspektion erforderlich, die jedoch definierte Kriterien für den Void-Anteil und konsistente Bildgebungsparameter voraussetzt, die von Beginn an in die Prüfstrategie eingeplant werden müssen.

Ist Nacharbeit auf Ultra-HDI-Leiterplatten praktikabel?

Nacharbeit bei UHDI-Pitch ist mit deutlich höherem Risiko verbunden als bei konventionellen Leiterplatten. Die geringere thermische Masse von Fine-Pitch-Bauteilen und die engen Pad-Abstände bedeuten, dass lokal eingebrachte Nacharbeitswärme benachbarte Lötstellen leicht beeinflusst. Teams sollten die Grenzen der Nacharbeit bereits während des Designs einplanen, einschließlich der möglichen Akzeptanz höherer Ausschussraten oder des Bedarfs an Spezialausrüstung, anstatt sie als routinemäßige Korrekturoption zu betrachten.