UHDI-Kupferplattierung: Was Designer über den Prozess wissen müssen

Der Kupfergalvanisierungsprozess, mit dem Vias erzeugt werden, ist den Fertigern sehr gut bekannt, und der traditionelle subtraktive Ätzprozess für Standardtechnologien und High Density Interconnect (HDI) basiert auf jahrzehntelanger Erfahrung bei den Designregeln für Aspektverhältnis und bewährte Konstruktionspraktiken; diese Regeln sind der PCB-Design-Community gut vertraut.

Oberflächlich betrachtet sollte der Kupfergalvanisierungsprozess für Ultra-HDI-Technologie doch nicht so kompliziert sein, oder? Aber für Ultra-HDI-Technologie gibt es keine jahrzehntelange Prozesserfahrung, und Spielräume sowie Toleranzen bekommen eine ganz neue Bedeutung, wenn Strukturgrößen unter 75 Mikrometer sinken, insbesondere in der Nähe von 25 Mikrometern.

Die Kupfergalvanisierung in UHDI ist kein Hintergrundprozess, den Fertiger automatisch beherrschen. Es ist ein Satz von Variablen, die direkt mit Designentscheidungen zusammenwirken, und wenn diese Variablen nicht korrekt berücksichtigt werden, müssen sowohl Fertiger als auch PCB-Designer während Prototyping und Entwicklung mehrere Probleme lösen.

Kernaussagen

• Die Galvanisierung bei UHDI ist ein Geometrieproblem, nicht nur ein Fertigungsproblem. Wenn die Via-Durchmesser unter 75 Mikrometer fallen, wird die Stromverteilung ungleichmäßig und die Variation der Kupferdicke nimmt zu; die Geometrie, die dieses Risiko verursacht, stammt aus dem Design.
• Das Aspektverhältnis ist die entscheidende Zahl, die Designer kontrollieren. Bei lasergebohrten Microvias in UHDI ist ein Verhältnis von 1:1 oder kleiner (Tiefe zu Durchmesser) eine harte physikalische Grenze des Galvanisierungsprozesses, keine Präferenz des Fertigers. Es gibt keinen Spielraum, darüber hinauszugehen.
• Gestapelte Microvias erfordern eine vollständige, ebene Kupferfüllung, bevor die nächste Lage aufgebaut werden kann. Jede Wölbung, Vertiefung oder außermittige Füllung wird zu einem eingebauten Fehlerpunkt für das darüber gestapelte Via.
• Eine elektrische Prüfung allein erkennt das Galvanisierungsrisiko bei UHDI nicht. Ein Via kann die Durchgangsprüfung bestehen und dennoch ein Galvanisierungsprofil aufweisen, das unter thermischen Zyklen im Feldeinsatz versagt. Nur die Schliffbildanalyse beim Erstmuster zeigt, was im Inneren der Struktur tatsächlich passiert.

Warum die Galvanisierung schwieriger wird, wenn Strukturen kleiner werden

In der Standard-PCB-Fertigung ist die Galvanisierung ein ausgereifter Prozess. Die Toleranzen sind bekannt, die Chemie ist abgestimmt, und Fertiger können auf jahrelange Daten zurückgreifen. Wechselt man zu UHDI-Geometrien, verschwindet ein großer Teil dieser Sicherheit.

Das Kernproblem ist der Zugang. Bei der elektrolytischen Kupfergalvanisierung werden Kupferionen in Anwesenheit eines elektrischen Feldes auf leitfähigen Oberflächen abgeschieden. Bei größeren Geometrien verteilt sich der Strom einigermaßen gleichmäßig. Wenn die Via-Durchmesser unter 75 Mikrometer sinken, wird diese Verteilung schwerer zu kontrollieren. Die Stromdichte konzentriert sich an Kanten und Ecken. Das Feld innerhalb eines kleinen Vias ist nicht dasselbe wie das Feld an der Oberfläche. Kupfer wächst in manchen Bereichen schneller als in anderen, und Schwankungen der Schichtdicke werden bei den von UHDI geforderten Strukturgrößen erheblich.

Das ist kein Problem des Fertigers, das sich allein durch bessere Chemie lösen lässt. Es ist ein Geometrieproblem, und die Geometrie kommt aus dem Design.

Aspektverhältnis: Die Zahl, die das Galvanisierungsrisiko bestimmt

Aspektverhältnis (die Beziehung zwischen der Tiefe eines Vias und seinem Durchmesser) ist eine der wichtigsten Größen bei der UHDI-Galvanisierung, und sie wird direkt vom Designer kontrolliert.

Die meisten Fertiger arbeiten bei lasergebohrten Microvias in UHDI-Aufbauten mit einem Maximum von 1:1. Also ein 75-Mikrometer-Via durch ein Dielektrikum, das nicht dicker als 75 Mikrometer ist, oder ein 50-Mikrometer-Via durch ein 50-Mikrometer-Dielektrikum. Geht man darüber hinaus, wird der Austausch der Galvanisierungslösung im Inneren des Vias eingeschränkt. Frische Chemie kann nicht eindringen. Reaktionsnebenprodukte können nicht entweichen. Das Ergebnis sind unvollständige Galvanisierung, zu dünnes Kupfer in der Via-Hülse oder Hohlräume.

Hohlräume in einem Standard-Durchkontaktierungs-Via sind ein Zuverlässigkeitsproblem. In einem gestapelten Microvia sind sie ein unmittelbarer größeres Problem. Thermische Zyklen während des Reflow-Lötens belasten diese Hohlräume, und ein Hohlraum in einem kupfergefüllten, gestapelten Via erzeugt einen Fehlerpunkt, der in der elektrischen Prüfung möglicherweise nicht sichtbar wird, aber später im Feld auftritt.

Die Dicke des Dielektrikums und der Via-Durchmesser sind beides Designentscheidungen. Das Aspektverhältnis bei 1:1 oder darunter zu halten, ist keine Präferenz des Fertigers. Es ist eine physikalische Einschränkung des Galvanisierungsprozesses, die das Design berücksichtigen muss, und bei UHDI gibt es keinen Spielraum, diese Designregeln zu überschreiten.  Und ich weiß, dass wir uns alle daran gewöhnt haben, diese Aspektverhältnisse bei HDI mit subtraktivem Ätzen auszureizen!

Gestapelte Microvias und die Anforderung an die Kupferfüllung

Die meisten UHDI-Designs basieren auf gestapelten Microvias, auch wenn häufig versetzte Microvias empfohlen werden, um die vom Lagenaufbau geforderte Verbindungsdichte zu erreichen. Das Stapeln bietet die größte Platzersparnis, aber genau dort konzentriert sich auch die Komplexität der Galvanisierung.

Ein gestapeltes Microvia muss mit Kupfer gefüllt werden, bevor darüber das nächste Via gebohrt und galvanisiert werden kann. Die Füllung muss vollständig, eben und maßhaltig sein. Der nächste Laserbohrvorgang zielt auf die Mitte dieses gefüllten Vias, und wenn die Füllung gewölbt, außermittig oder unvollständig ist, startet das darüberliegende Via bereits mit einem eingebauten Problem.

Die Chemie für die Kupferfüllung ist langsamer und kontrollierter als die Standard-Elektrolytkupfer-Galvanisierung und empfindlich gegenüber denselben Geometrievariablen. Tiefe, schmale Vias lassen sich weniger zuverlässig füllen als flachere, breitere. Einige Dinge beeinflussen die Füllqualität direkt: ein Via-Durchmesser auf oder über dem vom Fertiger empfohlenen Mindestwert, eine gleichmäßige Dielektrikumsdicke über das gesamte Panel und nicht mehr gestapelte Lagen, als für den Prozess des Fertigers qualifiziert wurden. Fragen Sie insbesondere nach diesem letzten Punkt; diese Zahl findet nicht immer Eingang in das übliche DFM-Feedback.

Was bei Erstmustern sichtbar wird

Galvanisierungsprobleme bei UHDI zeigen sich nicht immer in der elektrischen Prüfung. Ein Via kann die Durchgangsprüfung bestehen und trotzdem ein Galvanisierungsprofil aufweisen, das ein Zuverlässigkeitsrisiko darstellt. Die Schliffbildanalyse ist das Werkzeug, das tatsächlich zeigt, was im Inneren der Via-Struktur passiert. Betrachten Sie die Schliffbilder des Erstmusters als echte Datenerhebung und nicht als Formalität, insbesondere bei Ultra-HDI-Designs.

Achten Sie auf mehrere Dinge: die Gleichmäßigkeit der Kupferdicke in den Via-Hülsen über mehrere Proben hinweg, nicht nur an einer Stelle des Panels, das Füllprofil bei gestapelten Vias — eine leicht gewölbte oder vertiefte Oberfläche sagt etwas darüber aus, wie Chemie und Geometrie miteinander interagieren — und auf Schwankungen der Kupferdicke zwischen dichten und kupferarmen Bereichen des Panels.

Wenn eines davon Variationen zeigt, die den Fertiger beunruhigen, dann ist das das Gespräch, das während der Entwicklung und lange vor der Produktion geführt werden sollte. Anpassungen beim Erstmuster sind ziemlich unkompliziert und zu erwarten, Zuverlässigkeitsprobleme nach der Auslieferung des Produkts jedoch nicht.

Bevor Sie das Design freigeben

Einige Punkte zur Berücksichtigung:

• Haben Sie das Aspektverhältnis für jedes Microvia berechnet und bestätigt, dass es innerhalb des vom Fertiger qualifizierten Bereichs liegt?
• Ist die Dielektrikumsdicke in jeder Build-up-Lage mit dem Via-Durchmesser konsistent, der hindurchgebohrt wird?
• Haben Sie die Anforderungen an die Kupferfüllung für gestapelte Vias besprochen, einschließlich der Anzahl gestapelter Lagen, für die der Prozess des Fertigers qualifiziert ist?
• Wurde die Kupferverteilung auf dem Panel berücksichtigt, entweder durch Kupferausgleich im Design oder durch ein direktes Gespräch darüber, was der Fertiger benötigt?
• Der Galvanisierungsprozess arbeitet mit der Geometrie, die das Design vorgibt, und diese Geometrie richtig festzulegen ist eine beeinflussbare Variable, bevor die Fertigung freigegeben wird.

Für Teams, die die Entwicklung dichter Interconnect-Designs, Fertigungsfeedback und die Freigabebereitschaft koordinieren, hilft Altium Develop dabei, die Elektronikentwicklung über Design- und Fertigungsbeteiligte hinweg zu vernetzen. 

Jetzt mit Altium Develop starten →

Häufig gestellte Fragen

Warum beeinflusst die UHDI-Kupfergalvanisierung die Kosten?

Die UHDI-Galvanisierung kann die Kosten erhöhen, weil kleinere Strukturen oft eine strengere Kontrolle des Lagenaufbaus, mehr Prozessüberwachung, zusätzliche Schliffbilder und eine engere technische Abstimmung zwischen dem Designteam und dem PCB-Fertiger erfordern. Auch gestapelte, kupfergefüllte Microvias können die Fertigungszeit verlängern, weil jede gefüllte Ebene abgeschlossen sein muss, bevor die nächste Ebene gebildet wird.

Welche Prüfmethoden helfen, Probleme bei der UHDI-Galvanisierung zu finden?

Die Schliffbildanalyse ist die wichtigste Prüfmethode, um Kupferdicke, Hohlräume und die Form der Füllung innerhalb von Microvias zu erkennen. Je nach Produktrisiko können Teams außerdem Coupon-Tests, thermische Belastungsprüfungen oder zusätzliche Stichproben an verschiedenen Panelpositionen anfordern, um dichte und kupferarme Bereiche zu vergleichen.

Welche DFM-Prüfungen sollten Designer vor der Fertigung durchführen?

Designer sollten Microvia-Aspektverhältnis, Dielektrikumsdicke, Anzahl gestapelter Vias, Kupferverteilung und die minimal qualifizierten Strukturgrößen des Fertigers prüfen. Wenn diese Prüfungen vor der Ausgabeerzeugung durchgeführt werden, lassen sich vermeidbare DFM-Sperren verhindern, und die Gespräche mit der Fertigung bleiben auf die Prozessfähigkeit statt auf späte Layoutkorrekturen fokussiert.