Directrices de diseño de PCB, enrutamiento e integridad de señal para DDR5

El lanzamiento del estándar DDR5 fue anunciado en julio de 2020, aproximadamente 18 meses después del anuncio del desarrollo del primer módulo de RAM siguiendo el estándar propuesto. El estándar permite velocidades pico superiores a 5200 MT/seg/pin (comparado con 3200 MT/seg/pin con DDR4), con velocidades calificadas por JEDEC de hasta 6400 MT/seg/pin y un ancho de banda de canal incrementado hasta 300 GB/s. La demanda por esta nueva generación de memorias con capacidades de 8, 16 y 32 GB debería superar a la de generaciones anteriores a medida que la tecnología se comercializa más.

Las velocidades más rápidas, los voltajes de alimentación más bajos y las mayores pérdidas de canal crean márgenes y tolerancias estrictas en el diseño y disposición de PCB DDR5, pero la integridad de señal de los canales DDR5 aún puede evaluarse con métricas comunes de integridad de señal. Hay mucho que cubrir en esta área, pero en este artículo nos centraremos en las pautas esenciales de disposición y enrutamiento de PCB DDR5 que ayudarán a asegurar la integridad de señal en DDR5, así como en las métricas de integridad de señal importantes en los canales DDR5.

Diagramas de Ojo DDR5 y Respuestas Impulsivas

Existen dos simulaciones importantes que se utilizan para examinar la integridad de señal en canales DDR5: un diagrama de ojo y la respuesta al impulso. Tanto el diagrama de ojo como la respuesta al impulso pueden ser simulados o medidos en un canal terminado. Ambos miden la capacidad de un canal para transmitir un solo bit y un flujo de bits a través de un canal, y permiten que el modelo analítico de un canal sea evaluado en términos de causalidad. La tabla a continuación resume la información importante que se puede determinar a partir de estas mediciones/simulaciones.

Para aprender más sobre algunas de las especificaciones técnicas de los canales DDR5 en una breve comparación con generaciones anteriores de DDR, echa un vistazo a este artículo.

Diagramas de Ojo en la Integridad de Señal DDR5

Las principales métricas extraídas de un diagrama de ojo son la apertura del ojo y la tasa de error de bits (BER, por sus siglas en inglés). La apertura del ojo se puede trazar en el centro del ojo y se utiliza típicamente como una medida de la calidad del canal. Los puntos importantes que se pueden extraer directamente de los cruces de señales son la fluctuación de amplitud y la fluctuación de tiempo, ambos indicativos de ISI y algunas fuentes de distorsión o pérdidas. Cuando la fluctuación de tiempo y el ruido de amplitud son altos, el diagrama de ojo estará más cerrado. Mejorar las principales métricas de integridad de señal en el canal (pérdidas, dispersión dieléctrica, extender el ancho de banda de coincidencia de impedancia a frecuencias más altas) debería mejorar ambas métricas mencionadas y, por lo tanto, abrir más completamente el ojo, lo que lleva a una menor tasa de error de bits.

• Aprende más sobre los diagramas de ojo

Respuestas Impulsivas en la Integridad de Señal DDR5

Las respuestas impulsivas consideran la respuesta de un canal de forma aislada cuando se alimenta con un pulso rápido. Aunque es importante evaluar una secuencia de bits pseudorandom como lo harías en un diagrama de ojo, una respuesta impulsiva es más fundamental. Revela información sobre cómo un canal transmite un solo bit con una tasa de cambio de borde particular (ancho de banda) a través del canal y hasta el receptor. La respuesta impulsiva del canal dependerá de la impedancia del canal, el ancho de banda de terminación comparado con el ancho de banda de la señal, las pérdidas totales en el canal y la dispersión. Las señales DDR5 tienen un mayor enfoque en la pérdida dependiente de la reflexión en el receptor que los canales seriales típicos, lo cual se puede ver en la tasa de cambio de borde de una respuesta impulsiva.

• Aprende más sobre las funciones de respuesta impulsiva

La razón importante para usar una simulación de respuesta impulsiva para un diseño de canal DDR5 propuesto o de un modelo de canal extraído es evaluar la causalidad del canal. El modelo determinado a partir de los parámetros S del canal podría producir una respuesta no causal en el canal, y por lo tanto, se necesitaría alguna corrección (ventaneo) para modificar el modelo del canal si están presentes artefactos no causales.Lee más sobre esto en un artículo reciente de Jason Ellison.

Un proceso de análisis SI en un canal DDR5 (o cualquier otro canal de alta velocidad) incluiría:

1. Diseño de canal y prueba/simulación
2. Extracción de modelo a partir de la respuesta impulsiva de onda completa simulada, o de mediciones de parámetros S
3. Verificación y corrección de la causalidad del modelo
4. Simulación y prueba de diagrama de ojo
5. Modificar el diseño del canal
6. Repetir hasta que se logre el cumplimiento del canal

Ecualización de Retroalimentación de Decisión (DFE) en Líneas DQ

Uno de los cambios más grandes (en mi opinión) en la arquitectura DDR es el uso de ecualización de retroalimentación de decisión (DFE) para superar las pérdidas de canal y la dispersión en las líneas DQ en un bus DDR5. Conceptualmente, la manera más fácil de superar la distorsión en señales digitales es pasar la señal atenuada a través de un filtro de paso alto. Es por esto que un filtro RC paralelo puede usarse como un ecualizador simple. Pero en DDR5, donde los ancho de banda de señales digitales son mucho más altos, DFE es más efectivo y se incorpora en el lado de recepción de un canal. La razón por la que se usa DFE es que estos canales pueden necesitar ser bastante cortos en comparación con canales seriales, y DFE es efectivo cuando las pérdidas por reflexión son significativas en las pérdidas totales del canal.

DDR5 continuará incluyendo redes de un solo extremo, pero idealmente deberían tener una longitud de canal más corta que una generación DDR anterior. A las altas velocidades presentes en los canales DDR5, el comportamiento dominante por reflexión y la dispersión se combinan para producir una interferencia significativa de interferencia entre símbolos (ISI) si las trazas no están terminadas correctamente, como se ilustra arriba en la sección sobre respuestas impulsivas. La ISI causa que los niveles de señal parezcan distorsionados además de la distorsión de forma debido a la dispersión y reflexiones, y cada pulso digital comienza a parecerse a un pulso medio-Gaussiano en el lado de recepción en un canal no ecualizado. El resultado final es que el diagrama de ojo para el canal comienza a cerrarse a medida que se acumulan las pérdidas dominantes por reflexión y la distorsión relacionada con la dispersión.

Para superar la distorsión de la señal y la ISI, se incorpora un esquema de ecualización en la arquitectura DRAM, ya sea en el lado de transmisión o recepción, similar al caso de algunos controladores DDR3 y DDR4. La ecualización de retroalimentación de decisión (DFE) o la ecualización lineal en tiempo continuo (CTLE) se pueden usar en el lado de recepción, o la ecualización de avance (FFE) se puede usar en el lado de transmisión. Note que CTLE no es ideal para canales dominados por reflexiones, por lo tanto, DDR5 adopta DFE como el método de ecualización.

Medición del diagrama de ojo.

Directrices para el diseño de PCB DDR5 para reducir la degradación de la señal

Existen otras fuentes de ruido en los canales DDR5 que se vuelven aún más problemáticas que en generaciones anteriores, especialmente dada la necesidad de velocidades más altas para acomodar las mayores tasas de datos y anchos de banda de señal. Hay tres principales directrices de diseño de PCB DDR5 que tomarán prioridad en estos diseños.

• Control preciso de terminación e impedancia que se extiende a anchos de banda altos es necesario para suprimir reflexiones dentro del ancho de banda requerido.
• La entrega de energía también es crítica en el diseño de PCB DDR5. Los módulos DDR5 incluirán un IC de gestión de energía que recibe 12 V y entrega 1.1 V a los ICs DIMM. Esto traslada la integridad de la energía al nivel del módulo DDR5 y lejos de la placa madre.
• Opte por caminos más cortos debido a la atenuación en los canales DDR5. Un laminado de alta velocidad de baja pérdida puede ser beneficioso, o laminados con tejidos de vidrio esparcidos para minimizar los efectos de tejido de fibra en anchos de banda altos.

En el lado de la simulación, una herramienta de simulación de diafonía post-diseño que utiliza modelos IBIS para tus componentes puede ayudarte a evaluar la integridad de la señal en tus canales de señal DDR5. La diafonía se puede utilizar para determinar si el espaciado de líneas es apropiado dada la configuración de capas y la distancia al referente para las líneas de señal. La misma herramienta de simulación se puede utilizar para analizar reflexiones, lo cual es importante en una topología multi-drop dominada por reflexiones encontrada en DDR5, aunque esto depende menos de los modelos IBIS y más de modelar la señal inyectada en un canal, lo cual podría hacerse numéricamente en el simulador adecuado.

GDDR5 para una GPU

Las potentes herramientas de diseño y enrutamiento de PCB en Altium Designer^® están diseñadas para aplicaciones como canales SerDes, diseño de PCB DDR5 y otras áreas avanzadas. Altium Designer incluye un poderoso gestor de configuración de capas con un solucionador de campo para controlar la impedancia en tu placa durante el enrutamiento, y tendrás acceso a herramientas de simulación post-diseño que te ayudarán a identificar problemas de integridad de señal en tu placa.

Ahora puedes descargar una prueba gratuita de Altium Designer y aprender más sobre las mejores herramientas de diseño, simulación y planificación de producción de la industria. Habla hoy con un experto de Altium para aprender más sobre las pautas de diseño y enrutamiento de PCB DDR5.

Comienza el viaje para cambiarte a Altium Designer hoy mismo.