Pautas de diseño y de enrutado de PCIe

Zachariah Peterson
|  Creado: April 1, 2019  |  Actualizado: January 13, 2021

Motherboard with PCIe slots on a blue background

De niño, me gustaba abrir el ordenador y contemplar la complicada maraña de ranuras para tarjetas, chips y otros aparatos electrónicos que poblaban la placa madre. Mantenerlo todo en orden me parecía una tarea titánica. Tras aprender más sobre el diseño de los PCB para la arquitectura de los ordenadores y periféricos, valoré mucho más la tarea de los diseñadores de PCB y su papel crucial en el desarrollo de dispositivos electrónicos increíbles.

Las modernas placas de GPU, USB, audio y redes se ejecutan sobre la misma arquitectura de periféricos de ordenador: el PCI Express. Si eres nuevo en el diseño de PCB para dispositivos de PCIe, la información sobre el tema está fragmentada, con alguna información mantenida como secretos corporativos muy bien guardados. Afortunadamente, las especificaciones básicas se pueden descomponer en reglas de diseño accionables. Con el software de diseño de PCB adecuado puedes diseñar y dirigir fácilmente tu próximo dispositivo PCIe.

Especificaciones del enrutamiento de pistas

Comparado con la mayoría de los dispositivos de alta velocidad, las tres generaciones de PCIe permiten longitudes de pista más largas. Cada generación tiene sus propias especificaciones de impedancia y longitudes de pista máximas para las diferentes velocidades de transferencia de datos, y éstas deben vigilarse de cerca para garantizar el rendimiento requerido. Las especificaciones exactas de enrutamiento dependen de la generación de PCIe que se utilice para el diseño.

Las longitudes de las pistas de Gen 1 y Gen 2 permiten que las pistas de las señales de RX y TX alcancen hasta 21 pulgadas de longitud, mientras que la Gen 3 sólo permite longitudes de pista de hasta 14 pulgadas en estas pistas de señales. Cada par de pistas TX debe incluir solamente hasta 2 vías, mientras que los pares RX pueden incluir hasta 4 vías a fin de mantener la impedancia dentro de la especificación requerida. En el caso de las pistas de una placa carrier COM Express enviadas a un slot PCIe, tanto de Gen 1 como de Gen 2 permiten longitudes de pista máximas de hasta 9 pulgadas.

La impedancia diferencial de las líneas de señal depende del bus utilizado para conectarse a la placa PCIe. Las PCIe estándar con enrutamiento de pares diferenciales suelen utilizar una impedancia diferencial de 100 Ohm. Este mismo estándar se utiliza en la Gen 1 con el bus PCI-SIG, mientras que la Gen 2 y la Gen 3 utilizan una impedancia diferencial de 85 Ohms con el bus PCI-SIG. El bus COMCDG Rev. 1.0 sólo requiere una impedancia diferencial de 92 Ohms con el PCIe de Gen 1 y Gen 2, y este bus no es compatible con el PCIe de Gen 3. En su lugar, el COMCDG Rev. 2.0 fue concebido para ser compatible con el PCIe Gen 3 y especifica una impedancia diferencial de 85 Ohms.

La tolerancia de los valores de impedancia diferencial también varía entre las diferentes generaciones de PCIe y los estándares de los buses. Los valores son diferentes para cada combinación de bus y generación, estos valores se indican en la especificación COMCDG Rev. 2.0.

Mantener la impedancia de las pistas de microstrip dentro de la tolerancia es mucho más fácil cuando el software de diseño del PCB incluye funciones de enrutamiento de impedancia controlada. Solo es necesario especificar la tolerancia de impedancia directamente en tu software de diseño y la herramienta de auto-enrutamiento o de enrutamiento interactivo te asegurará que tus pistas se dispongan con la geometría y el espaciado correctos.

PCIe riser extenders plugged into a motherboard

Stackup y Grounding

Las tarjetas PCIe estándar utilizan un stackup o apilado de 4 capas con dos planos de potencia interiores y dos capas de señal en cada superficie. Cada capa de potencia puede ser llevada a diferentes niveles de sesgo, dependiendo de los requerimientos del dispositivo. Algunos diseñadores optan por un apilado de 6 capas con dos capas de señal que discurren entre las dos capas de potencia. También existen algunas pautas para los apilados de 8 y 10 capas para las tarjetas PCIe.

En algunas tarjetas PCIe con un apilamiento de 6 capas, uno de los planos de potencia puede ser reemplazado por un plano de tierra. En ambos casos, las pistas de señal enrutadas en las capas internas tendrán mayor inmunidad a las interferencias electromagnéticas. También se pueden enrutar pistas con diferentes velocidades de datos en diferentes capas. En una placa de señal mixta, como en un Wi-Fi u otro dispositivo inalámbrico de una tarjeta PCIe, es posible enrutar las líneas de señal de RF en las capas internas y las líneas digitales en las capas externas. Los planos de tierra y potencia bloquearán eficazmente el ruido y evitarán que llegue a las pistas de la señal analógica sensible.

Sea cual sea el apilamiento que uses, tendrás que asegurarte de que el grosor total de la placa coincida con el grosor estándar de 1 mm para todas las tarjetas PCIe. También deberás prestar atención a las técnicas de diseño de alta velocidad estándar, ya que las PCIe Gen 1 funcionan a una velocidad de reloj de 2,5 GHz, y las velocidades de la señal sólo aumentan para las generaciones posteriores.

Traces routed on a PCB with blue solder mask

Pins, pads y enrutamiento de salida

El enrutado alrededor de obstáculos y la acomodación de componentes y vías en una tabla PCIe son aspectos de especial importancia. El enrutamiento a los pines, almohadillas, componentes, y el enrutamiento BGA de salida deben ser simétricos. Los pares diferenciales deben estar estrechamente acoplados en toda su longitud, lo que significa que cualquier variación en una pista debido a los pads, las vías o los componentes debe reflejarse en la pista vecina. Esto asegura que la diafonía sea suprimida en toda la longitud del par. De hecho, esta es una buena idea en cualquier sistema de alta velocidad.

Y lo mismo se aplica al enrutamiento de salida desde un BGA u otros componentes. El enrutamiento hacia un BGA, por ejemplo, requerirá que se coloque una curva en una pista, a fin de llegar a uno de los pads. La misma curva debería aparecer en la otra pista, a ser posible. El par también debe ser enrutado conjuntamente entre los pads vecinos de un BGA, en lugar de ejecutar el enrutamiento con pads entre las pistas.

A medida que aumentan los requisitos de rendimiento de los PCB para los periféricos de ordenador, es de agradecer cualquier herramienta que pueda ayudar a los diseñadores a mantenerse al día con los nuevos desarrollos. Las características de diseño y enrutamiento de Altium Designer están integradas en una única aplicación, junto con las características de simulación, verificación y preparación de la producción. El paquete Active Route te ayuda a garantizar que tu diseño y enrutamiento cumplirá con las especificaciones de PCIe.

Descárgate una versión de prueba de Altium Designer y conoce de primera mano las funcionalidades de diseño, enrutamiento y verificación. Habla hoy mismo con un experto de Atium para más información.

Sobre el autor / Sobre la autora

Sobre el autor / Sobre la autora

Zachariah Peterson cuenta con una amplia experiencia técnica en el mundo académico y la industria. Antes de trabajar en la industria de PCB, enseñó en la Universidad Estatal de Portland. Realizó su investigación en Física MS sobre sensores de gas quimisortivo y su doctorado en Física Aplicada sobre teoría y estabilidad del láser aleatorio. Su experiencia en investigación científica abarca temas en láseres de nanopartículas, dispositivos semiconductores electrónicos y optoelectrónicos, sistemas ambientales y análisis financiero. Su trabajo ha sido publicado en varias revistas revisadas por pares y actas de conferencias, y ha escrito cientos de blogs técnicos sobre diseño de PCB para varias empresas. Zachariah trabaja con otras compañías en la industria de PCB proporcionando servicios de diseño e investigación. Es miembro de IEEE Photonics Society y de la American Physical Society.

Articulos más recientes

Volver a la Pàgina de Inicio