5 mythes sur l’intégrité de l’alimentation : édition AC

Si vous pensiez que l’intégrité du signal et les EMI étaient truffées de mythes, attendez de découvrir l’intégrité de l’alimentation. En électronique de puissance et en conception de PCB, l’intégrité de l’alimentation se décline en deux volets : nous avons abordé ailleurs sur le blog l’intégrité de l’alimentation en courant continu (DC), et il est maintenant temps d’examiner les cinq plus grands mythes concernant l’intégrité de l’alimentation en courant alternatif (AC). Allons-y sans plus attendre !

Mythe 1 : N’importe quelle alimentation fera l’affaire

De nombreuses discussions sur l’intégrité de l’alimentation ignorent complètement le rôle du régulateur d’alimentation et supposent que celui-ci est théoriquement parfait. En réalité, les fabricants de semi-conducteurs fournissent, pour les systèmes numériques à haute vitesse, des composants accompagnés de régulateurs d’alimentation spécialement conçus pour fournir l’énergie à haute vitesse. Les modules régulateurs de tension typiques pour les rails d’alimentation numériques à haute vitesse présentent deux caractéristiques importantes :

• Ce sont des convertisseurs abaisseurs multiphases
• Ils ont une bande passante élevée de la boucle de régulation
• Ils ont une faible inductance de sortie

La raison du premier point est que les conceptions multiphases peuvent fonctionner avec une fréquence de commutation effective plus élevée à faible rapport cyclique par phase, ce qui réduit le bruit de commutation en sortie. J’ai décrit ce point important dans un autre article de blog.

Cependant, pour les conceptions numériques à haute vitesse, le second point est plus important, car il détermine à quelle vitesse le régulateur peut répondre aux transitoires en sortie et ainsi maintenir une tension de sortie stable. Le corollaire du second point est que le régulateur présente une faible impédance de sortie, et cette impédance doit rester faible jusqu’à des fréquences très élevées. Ensemble, ces facteurs garantissent que le régulateur et la structure du PDN (avec ses condensateurs discrets et la capacité des plans) peuvent supprimer l’ondulation sur le rail d’alimentation lorsque les E/S numériques rapides commencent à commuter.

Mythe 2 : Une seule couche d’alimentation est acceptable

Certaines conceptions peuvent se contenter d’une seule couche d’alimentation, même si elle est divisée en plusieurs rails. Pour les processeurs numériques plus petits, qui peuvent avoir moins de 1000 billes dans un boîtier BGA, plusieurs tensions d’alimentation seront tout de même nécessaires. Cependant, la couche d’alimentation pourrait être segmentée en grands rails afin de fournir toute la puissance requise au processeur. Un exemple montrant le nombre possible et la diversité des rails d’alimentation sur une seule couche alimentant un grand BGA est présenté ci-dessous.

Si vous essayez de placer trop de rails d’alimentation sur une seule couche, les rails risquent de transporter trop de courant. Dans ce cas, vous pourriez avoir besoin d’une couche d’alimentation supplémentaire pour les rails à fort courant.

À mesure que les processeurs gagnent en taille et doivent prendre en charge davantage d’E/S à des vitesses plus élevées, plusieurs couches de plans d’alimentation peuvent être nécessaires, et chacune d’elles doit avoir son propre plan de masse. Cela est nécessaire pour fournir une capacité de plan suffisante afin de maintenir l’impédance du PDN en dessous d’une cible appropriée. Des impédances de PDN inférieures au milliohm jusque dans la plage de 100 MHz à 1 GHz sont la norme avec les grands processeurs numériques. Des exemples de tels processeurs incluent les grands CPU et les grands FPGA avec plus de 1 000 broches.

Mythe 3 : Les diélectriques à faible Dk sont bons pour l’intégrité de l’alimentation

Les conceptions numériques à haute vitesse utilisent souvent des matériaux FR4 avancés avec des valeurs de Dk comprises entre 3 et 4. Ces matériaux ont également tendance à présenter une faible dispersion et, associés à une faible valeur de Dk, ils sont bénéfiques pour l’intégrité du signal dans les canaux à large bande passante. Toutefois, les diélectriques à faible Dk ne constituent pas toujours la meilleure option pour l’intégrité de l’alimentation.

Ce n’est pas que les matériaux à faible Dk soient « mauvais » pour l’intégrité de l’alimentation, mais plutôt qu’une valeur de Dk plus élevée dans la paire plan d’alimentation-plan de masse peut être une meilleure option. La raison est que les diélectriques à Dk plus élevé offrent une plus grande capacité de plan pour une épaisseur donnée. C’est pourquoi, dans certains cas, un empilage utilisera un matériau spécialisé appelé matériau à capacité intégrée (ECM). Ces matériaux ont tendance à présenter trois propriétés importantes :

• Des valeurs d’épaisseur de couche très faibles
• Une valeur de Dk très élevée
• Une valeur de Df plus élevée que les matériaux FR4 avancés

La valeur de Df plus élevée aide à amortir les transitoires à haute fréquence, tandis que la valeur de Dk élevée et la faible épaisseur de couche contribuent à fournir une très grande capacité de plan s’étendant jusque dans la gamme des GHz. Au-delà de ces fréquences, c’est l’impédance du PDN interne au boîtier du processeur qui prend le relais et détermine l’intégrité de l’alimentation observée au niveau des bumps de la puce.

• En savoir plus sur les ECM dans cet article

Données montrant une diminution de l’impédance du PDN lorsqu’un ECM plus fin est utilisé dans un empilage PCB. On peut très clairement voir que le comportement résonant près de 1 GHz est fortement réduit grâce à l’utilisation d’un matériau ECM plus fin. [Source : DuPont]

Mythe 4 : Les trois valeurs de condensateurs

La recommandation la plus courante que vous trouverez concernant la sélection des condensateurs de découplage/by-pass consiste à utiliser trois valeurs de condensateurs espacées chacune d’une décade, c’est-à-dire 10 µF, 1 µF et 100 nF. Cela peut convenir pour des ASIC, mais cette approche peut rapidement montrer ses limites pour les grands processeurs numériques exigeant une faible impédance du PDN sans pics de résonance. En effet, les résonances peuvent facilement dépasser la valeur d’impédance cible, ce qui entraîne de forts transitoires à ces fréquences qui perturbent l’alimentation.

L’image ci-dessous tirée de l’article fondateur du Signal Integrity Journal, rédigé par Eric Bogatin, Steve Sandler et Larry Smith, illustre pourquoi cela peut ne pas constituer la sélection optimale de condensateurs pour les grands processeurs numériques nécessitant une alimentation sur une large bande passante.

Impédance du PDN avec plusieurs valeurs de MLCC. [Source : Signal Integrity Journal]

Bien qu’ajouter davantage de condensateurs fasse baisser la courbe d’impédance du PDN, un nombre extrêmement élevé peut être nécessaire pour réduire les pics d’impédance du PDN en dessous de la valeur d’impédance cible. Une meilleure approche consiste à répartir les valeurs de condensateurs au-delà des trois valeurs données dans les recommandations de conception classiques. Cela permet d’atténuer les pics d’impédance du PDN, ce qui réduit le nombre total de condensateurs nécessaires pour maintenir la courbe d’impédance sous la valeur cible.

Mythe 5 : Les condensateurs doivent toujours être proches des broches VDD/GND

Pour les petits processeurs en boîtiers quadrilatéraux et les ASIC, cette affirmation est effectivement vraie, en particulier lorsque l’alimentation n’est pas distribuée au moyen d’une paire plan d’alimentation/plan de masse. Mais pour les grands processeurs numériques en boîtier BGA, qui nécessitent des paires plan d’alimentation-plan de masse pour atteindre les broches dans la région interne du boîtier, il n’est pas possible de placer tous les condensateurs à proximité des broches d’alimentation et de masse.

Lorsque des paires plan d’alimentation-plan de masse sont utilisées dans une conception avec un BGA, l’inductance du trajet à travers le plan est bien plus faible que l’inductance de toute connexion routée avec des pistes et des vias. Une paire plan d’alimentation/plan de masse se comporte comme une structure distribuée à faible inductance, généralement dans la plage de 0,1 à 0,5 nH, alors qu’une combinaison piste courte + via introduit 1 à 2 nH, et que des trajets de piste plus longs avec plusieurs vias peuvent atteindre 5 à 10 nH ou davantage.

Le tableau ci-dessous présente des valeurs d’inductance exemples pour différents types de connexion afin d’illustrer pourquoi le routage basé sur des plans modifie la contrainte de placement.

Parce que la paire de plans maintient une faible inductance d’interconnexion, quelle que soit la distance latérale entre un condensateur de découplage et les broches du processeur, des condensateurs placés à plusieurs millimètres du champ BGA peuvent toujours fournir efficacement de la charge lors d’événements transitoires. La contrainte déterminante n’est pas la proximité en termes absolus, mais l’inductance du trajet du courant, et une distribution basée sur des plans maintient cette inductance bien en dessous de ce que peuvent offrir des connexions routées par pistes.

Que vous ayez besoin de développer une électronique de puissance fiable ou des systèmes numériques avancés, utilisez l’ensemble complet des fonctionnalités de conception PCB d’Altium et ses outils de CAO de classe mondiale. Altium fournit la principale plateforme mondiale de développement de produits électroniques, avec les meilleurs outils de conception PCB de l’industrie et des fonctionnalités de collaboration interdisciplinaire destinées aux équipes de conception avancées. Contactez un expert Altium dès aujourd’hui !