Conception de PCB à haute vitesse : Mais à quelle vitesse est-ce vraiment rapide ?

Comme mentionné dans plusieurs blogs précédents, de nos jours, le terme "PCB haute vitesse" est pratiquement omniprésent dans notre industrie. Et, comme cité, nous disons toujours que, quel que soit le produit final ou l'implémentation, chaque PCB est à haute vitesse en vertu de la technologie IC incorporée. Il y a quelques années, nous avons commencé à dire que ce qui était important, c'étaient les taux de transition des composants, ou plus spécifiquement, les interconnexions entre les bords des composants et les cartes. C'est en fait ainsi que nous avons trouvé le nom de notre entreprise, Speeding Edge. C'est une fusion des termes "bleeding edge" et "taux de transition à haute vitesse" tels qu'exposés par les interconnexions des composants sur les PCBs.

Il est utile de revisiter ce que l'évolution du terme "haute vitesse" signifie et comment il a changé au fil des ans. Cet article discutera de l'histoire des PCBs à haute vitesse, de ce que nous entendons réellement lorsque nous disons qu'un dispositif PCB est à haute vitesse et de certaines des règles empiriques qui sont inappropriément appliquées au processus de conception de PCB à haute vitesse. Des ressources précieuses concernant les informations sur les principes de conception à haute vitesse seront également discutées.

La Naissance et l'Évolution des PCBs à Haute Vitesse

Les PCB à haute vitesse existent en réalité depuis longtemps, remontant aux ordinateurs centraux conçus et construits par des entreprises telles qu'IBM et Cray. Mais cela représentait une niche assez isolée par rapport au reste de l'industrie des PCB. Pour le reste du monde, la haute vitesse est devenue un sujet de préoccupation au début des années 80, lorsque les TTL sont devenus suffisamment rapides pour que les chemins deviennent longs. Et c’est ainsi que nous définissons la haute vitesse en ce qui concerne l'intégrité du signal ; un PCB est à haute vitesse lorsque les chemins de signal sont longs par rapport aux temps de montée, et un chemin devient long lorsque le signal peut se réfléchir sur l'extrémité ouverte et causer des problèmes.

En termes de mathématiques précises, si le temps de montée est d'une nanoseconde, chaque chemin qui mesure 7,5 cm ou plus peut échouer à cause des réflexions. Note : 7,5 cm = 3” et 15 cm = 6”. Vous convertissez le temps de montée en longueur en trouvant la vitesse du chemin. Dans les PCB, cela équivaut à peu près à 15 cm par nanoseconde. C'est le point de départ. Et, la fréquence à laquelle cela se produit ou quelle est la fréquence d'horloge n'a aucun impact sur la détermination.

Comme le note Lee Ritchey, président et fondateur de Speeding Edge, « J'ai vu des conceptions échouer sur une ligne de réinitialisation lors de la mise sous tension. Cela se produit lorsque vous activez l'alimentation. Les gens auraient tendance à juger cela comme non critique parce que cela n'arrivait pas souvent. Le monde a cette habitude de juger rapidement en fonction de la fréquence d'horloge et c’est là qu’ils rencontrent des problèmes. »

À titre d'exemple, il y a quelques années, nous avons diagnostiqué un oxymètre de pouls qui avait échoué. L'entreprise qui avait conçu le produit avait déterminé que le produit était « lent » parce qu'il avait une horloge de 1 MHz. Mais il ne fonctionnait pas parce que la partie mémoire de la conception avait un temps de montée de 350 picosecondes.

Alors, où en sommes-nous maintenant ? Les dernières données que nous avons consultées de Micron Technology pour leurs composants mémoire indiquaient que le bord lent était de 100 picosecondes et le bord nominal de 50 picosecondes. Le bord rapide n'était pas spécifié. Si nous partons d'une nanoseconde, le bord lent est 1/10 de cela, ce qui signifie que pour le bord lent, un chemin de 3/10 de pouce de long peut présenter une défaillance due aux réflexions. Dans ce scénario, il n'y a aucun produit qui n'est pas rapide quelle que soit la fréquence d'horloge.

Les concepteurs de produits aujourd'hui rencontrent encore des problèmes lorsqu'ils supposent que, parce que leurs implémentations finales de produits ne sont pas « rapides », cela signifie par défaut que le produit n'est pas à haute vitesse. Et, il y a cinq domaines où les gens ont tendance à faire des erreurs. Celles-ci incluent :

• Ne pas suivre les règles d'intégrité des signaux. Cela englobe le fait de ne pas contrôler l'impédance, de ne pas utiliser de terminaisons appropriées et d'utiliser des notes d'application comme guides de conception. Beaucoup d'excuses pour des conceptions ratées commencent par « J'ai suivi la note d'application, le produit ne fonctionne pas. » (De nombreuses notes d'application ne contiennent pas de conseils valides en matière d'intégrité des signaux.)

• Avoir beaucoup d'idées de produits technologiques qui viennent de personnes qui ne comprennent pas les règles techniques. Au cours des 30 dernières années, il y a eu beaucoup d'idées de produits provenant d'ingénieurs en informatique qui n'ont aucune formation en intégrité des signaux.

• Prendre un tas de règles empiriques et les appliquer au processus de conception sans comprendre comment les choses fonctionnent réellement.

• Et, comme noté dans plusieurs articles précédents, dans les conceptions à haute vitesse, le défi le plus grand et le plus critique aujourd'hui est de concevoir un PDS (Power Distribution System) fonctionnant correctement.

Les Mauvaises Règles

Lorsqu'il s'agit de considérations de conception à haute vitesse, certains des plus gros problèmes proviennent de l'utilisation de règles empiriques qui ne reposent sur aucune bonne pratique d'ingénierie. Les trois plus courantes associées à la conception de PCB à haute vitesse sont :

• La règle des 20H

• La règle des 3W

• La règle des vias de couture

La règle des 20H

La règle des 20H fait partie d'un groupe d'environ une douzaine de règles inventées au début des années 90. Cette règle prétend que si vous reculez Vdd du plan de masse d'une dimension qui est 20 fois la séparation ou « H » (qui représente la hauteur entre les deux plans), vous réduiriez l'EMI. Cette règle a été mise à l'épreuve dans deux universités différentes par des étudiants qui ont construit des cartes de test pour discerner la validation de la règle. Une carte de test a été construite avec Vdd et le plan de masse alignés, tandis que l'autre utilisait la règle des 20H. La paire de plans a été excitée avec un générateur RF et vérifiée avec une sonde en champ proche pour déterminer s'il y avait une fuite d'EMI depuis le bord. La première chose qui a été apprise était que l'ampleur du rayonnement qui pourrait s'échapper était si petite qu'elle ne causerait jamais de problème d'EMI. De plus, le peu de rayonnement qui s'échappait était pire lorsque la règle des 20H était appliquée par rapport à Vdd et au plan de masse alignés. Les documents concernant ces tests sont les références 2 et 3 à la fin de cet article.

La règle des 3W

Cette règle, qui est basée sur une autre décision arbitraire, stipule que pour contrôler le diaphonie entre des pistes parallèles tracées sur la même couche, un espacement minimum entre les centres des pistes de 3-W doit être maintenu. Ce qu'il faut garder à l'esprit, c'est que la diaphonie n'est pas une fonction de la largeur de la piste. Au lieu de cela, c'est l'interaction indésirable entre les fils de signal ou les pistes se déplaçant en parallèle (également appelée couplage), et c'est une fonction de deux choses :

• À quelle distance se trouvent les deux bords ?

• À quelle hauteur se trouvent les pistes au-dessus du plan le plus proche ?

La seule façon de déterminer ces deux facteurs est d'utiliser un simulateur. C'est une analyse très simple qui prend environ deux minutes à réaliser. Cependant, il est important de noter que tant que vous ne savez pas combien la ligne victime peut tolérer en termes de bruit couplé, vous ne pouvez pas commencer le processus d'analyse.

Vias de Couture

Comme mentionné dans mon blog sur les pistes de garde (Guard Traces: Hit or Myth ?), il est allégué que les vias de liaison contrôlent le diaphonie et constituent une barrière au champ électromagnétique. Les vias de liaison sont mis en œuvre en plaçant une piste de garde entre deux autres pistes, puis en mettant périodiquement un via de la piste au plan de masse en dessous. La vérité est que si l'utilisation des vias de liaison était requise pour qu'un produit fonctionne, aucun des produits Internet d'aujourd'hui—serveurs, ponts et routeurs—ne pourrait être fabriqué. Mécaniquement, il n'y a tout simplement pas assez de place pour séparer les milliers de pistes qui se trouvent dans ces produits.

Et, comme le dit Lee Ritchey, « J'ai trouvé que chaque règle qui est valide a une preuve simple. Si la personne citant la règle ne peut pas donner la preuve, vous ne devriez pas l'utiliser. »

Information Qui est Plus ou Moins Correcte

L'un des défis auxquels nous sommes confrontés dans l'industrie est la pléthore de mauvaises informations qui circulent dans divers domaines publics (publications commerciales, Internet, livres de "soi-disant" experts). Le véritable défi est que, au sein de ces ressources d'information, il finit parfois par y avoir beaucoup d'informations correctes mais associées à des informations qui ne le sont pas. La difficulté réside dans la capacité à discerner entre les informations dignes de confiance et celles qui ne le sont pas.

Il existe deux forums d'information vraiment bons qui contiennent des règles de conception valides : la base de données du forum IEEE et le réflecteur SI-LIST. La SI-List a été lancée en 1994 avec 30 membres constituant la liste de diffusion initiale. Grâce à elle, les ingénieurs peuvent poser des questions, répondre à des questions, participer à des débats ou écouter le "bavardage".

Pour vous abonner à la SI-List, rendez-vous sur http://www.freelists.org/webpage/silist. Pour consulter les archives des publications, allez sur : https://www.freelists.org/archive/si-list/

L'IEEE offre un accès à des publications, conférences, normes technologiques ainsi qu'à des activités professionnelles et éducatives pour promouvoir l'avancement des disciplines d'ingénierie. Il est possible de rejoindre l'IEEE en tant que professionnel de l'ingénierie ou en tant qu'étudiant.

En raison de la technologie incorporée, chaque PCB conçu aujourd'hui est à haute vitesse. Comprendre ce qu'est la haute vitesse et quelles informations constituent une approche valable de conception à haute vitesse garantira que vous créez un produit qui fonctionnera correctement dès la première fois.

Références

1. Ritchey, Lee W. et Zasio, John J., « Right The First Time, A Practical Handbook on High-Speed PCB and System Design, Volumes 1 et 2. »

2. « Effets de la règle des 20-H et des vias de blindage sur le rayonnement électromagnétique des cartes de circuits imprimés », Huabo Chen, Membre étudiant, IEEE, et Jiayuan Fang, Membre senior, IEEE, Département d'

3. Ingénierie Électrique, Université de Californie à Santa Cruz, Santa Cruz, CA 95064. « Radiation from Edge Effects in Printed Circuit Boards (PCBs) », Dr. Zorica Pantic-Tanner & Franz Gisin, présentation lors de la réunion mensuelle du chapitre de Santa Clara Valley de la société IEEE EMC, mai 2000.

Voulez-vous en savoir plus sur comment Altium peut vous aider avec votre prochain design de PCB ? Parlez à un expert chez Altium ou découvrez en plus sur les meilleurs outils de conception haute vitesse dans Altium Designer^®.