Recommandations relatives au layout des PCB LVDS pour garantir l'intégrité du signal

Lorsque les gens se lancent dans la conception de circuits imprimés haute vitesse, ils sont confrontés à une multitude d'acronymes, et en démêler le sens n'est pas une mince affaire. MIPI, USB, interface PCIe, layout de PCB SATA... La liste pour désigner les interfaces numériques haute vitesse est longue.

Low-Voltage Differential Signaling (LVDS ou transmission différentielle basse-tension en français) désigne une interface plus ancienne qui a été normalisée pour le transfert de données différentielles à haute vitesse ; elle reste cependant utilisée aujourd'hui pour diverses applications d'imagerie et de vidéo.

Plus précisément, on la retrouve dans de nombreux téléviseurs LCD, périphériques d'ordinateur, systèmes d'infodivertissement et ordinateurs portables/tablettes.

Si vous ne connaissez pas cette spécification ou si vous avez besoin d'un petit rafraîchissement, lisez la suite. Nous allons passer en revue certaines des recommandations LVDS de base visant à garantir l'intégrité du signal dans votre circuit imprimé haute vitesse.

Comprendre la spécification LVDS

LVDS est un protocole de transmission série codifié selon la norme TIA/EIA-644. En électricité, on l'utilise le plus souvent en tant que couche physique pour les liaisons SerDes, les canaux longue portée dans les fonds de panier ou les connexions de carte à carte.

Il est important de noter que la norme TIA/EIA-644 ne définit pas la LVDS en tant qu'interface - il s'agit d'une couche physique au sein du modèle OSI. En d'autres termes, elle définit uniquement une spécification physique et électrique qui s'inscrit dans une norme d'interface. Par exemple, la LVDS fait office de couche physique dans le routage entre les interfaces PCIe.

Mise en œuvre de l'interface

Le schéma ci-dessous représente une liaison LVDS – on suppose que les pertes au niveau des canaux est de 0 dB pour le moment. On peut trouver ce schéma (ou une version similaire) sur de nombreux sites web, dont Wikipédia. J'aimerais souligner que ce schéma est valable uniquement pour les paires différentielles couplées en courant continu.

Il implique involontairement que la résistance de terminaison soit extérieure au composant récepteur. Or, ce n'est pas vraiment le cas ; la résistance de terminaison (si c'est ce qui est spécifiquement utilisé) ou le circuit récepteur global pourrait se trouver entièrement sur la puce du composant récepteur.

Sur le côté gauche de l'image, la ligne est alimentée par un circuit tampon différentiel, qui envoie un courant de 3,5 mA sur une paire différentielle de 100 Ohm. Sur le côté droit, le récepteur lit la tension différentielle, qui est mesurée par rapport à un décalage CC de mode commun. 

La communication bidirectionnelle peut également être mise en œuvre en mode semi-duplex ou duplex intégral si les composants de l'émetteur-récepteur peuvent l'accepter (voir le SN65LVDS180D à titre d'exemple), ou en mode double simplex pour les canaux de réception/d'émission parallèles.

Terminaison et couplage LVDS

La situation ci-dessus est idéalisée et prend uniquement en compte le couplage CC, dans le cas où on a une connexion directe à la ligne de transmission, ou que la connexion se fait par l'intermédiaire de résistances au niveau du driver. 

Elle ne tient pas compte du filtrage du bruit de mode commun à haute fréquence, de la nécessité de définir un décalage de polarisation dans la terminaison différentielle, ou du fait que le décalage CC du récepteur peut être différent du décalage CC du driver.

Elle ne tient pas compte non plus de la disparité de longueur et ne tiendrait pas compte, en pratique, de la large fenêtre de synchronisation, étant donné l'absence de source de tension pour définir le décalage de polarisation du récepteur. Par conséquent, le circuit ci-dessus fonctionne uniquement en l'absence de décalage temporel.

L'autre méthode pour commander les niveaux de signal LVDS sur une interface différentielle consiste à recourir au couplage CA, à l'instar de ce que l'on peut voir sur PCIe avec des condensateurs de couplage, suivi de l'application d'une double terminaison à l'impédance asymétrique requise.

Les avantages du couplage CA comprennent l'isolation des surtensions (comme dans l'automobile), la possibilité de définir différents décalages de mode commun aux extrémités du driver et du récepteur, et la possibilité de passer d'une famille de composants à une autre en choisissant le décalage approprié.

Le circuit ci-dessous est un exemple où chaque piste de la paire différentielle LVDS est couplée en courant alternatif. Ce circuit particulier, dans lequel le condensateur est connecté entre deux résistances de terminaison, repose sur une terminaison directe à l'impédance asymétrique (mode impair) de chaque piste plutôt qu'à la valeur différentielle.

Dans le circuit ci-dessus, le choix de la conception est motivé par les points suivants :

• Les condensateurs de couplage doivent être suffisamment grands pour éliminer le décalage CC du driver.
• La tension VBB est réglée en interne dans le récepteur LVDS et sera égale au décalage CC dans le signal différentiel reçu.
• Le condensateur de dérivation du côté du récepteur doit être suffisamment grand pour dériver la quantité maximale de bruit de mode commun vers la masse. On utilise généralement un condensateur d'environ 1 uF.
• Selon la fiche technique que vous consultez, il se peut que le côté récepteur de la liaison soit tiré vers le haut/bas afin de définir les niveaux logiques requis au-dessus/au-dessous du décalage VBB.

La mise en œuvre du canal avec le circuit CA ci-dessus ou une variante dépend du fait que le récepteur soit auto-polarisé, qu'il comprenne une terminaison intégrée et que la source soit également terminée par sa propre résistance de source parallèle.

Avec les composants hautement intégrés, tout cela sera placé sur la puce, ce qui vous permettra de tout router sans avoir à positionner quoi que ce soit d'autre, tant que les niveaux logiques entre le driver et le récepteur correspondent. Veillez à examiner attentivement les fiches techniques de votre paire driver-récepteur avant de finaliser votre circuit.

Spécification de la couche physique

Étant donné que la LVDS est une spécification de couche physique et non d'interface de composant, elle comporte des exigences spécifiques uniquement dans les domaines suivants :

• Oscillation du signal : L'oscillation à travers la résistance de terminaison de 100 Ohm est de 350 mV, bien qu'une impédance différente puisse être utilisée dans une liaison LVDS.
• Horloge et codage intégrés : Bien que cela soit autorisé, la norme LVDS n'exige pas de schéma de codage spécifique. On utilise communément le codage 8b/10b.
• Décalage CC : Le décalage CC dans les composants Rx/Tx LVDS est habituellement de 1,2 V.
• Topologie : Les liaisons simples, les liaisons bidirectionnelles et la topologie multipoint sont autorisées. En particulier, la topologie multipoint est courante dans les bus de fond de panier et les connexions en cascade de carte à carte.
• Débit de données : La LVDS peut théoriquement accepter n'importe quel débit de données, tant que les signaux sont récupérables au niveau du récepteur. On l'utilise généralement pour des débits de données série allant de 400 Mbit/s à plus de 3 Gbit/s.
• Support : Tout comme Ethernet, la LVDS ne dépend pas du support ; elle peut être utilisée dans les pistes d'un circuit imprimé ou sur des câbles à impédance définie.

Il ressort de la liste ci-dessus que la LVDS se résume à un canal différentiel haute vitesse classique avec un débit de données, une topologie, une oscillation du signal et un temps de montée flexibles.

Étant donné que cette spécification de couche physique est utilisée avec une plage de débits de données, le signal ne présente pas de temps de montée spécifique ; ce dernier est généralement inférieur à 1 ns. Avec ces éléments en tête, nous avons tout ce qu'il faut pour concevoir une carte fonctionnant avec la LVDS.

Recommandations relatives au schéma de montage LVDS

Pour réussir un schéma de montage LVDS, il convient de respecter un certain nombre de principes similaires à ceux applicables à d'autres signaux haute vitesse. La seule différence réside dans la façon de considérer les pertes sur la carte ou sur un câble transportant des signaux LVDS. 

Les distances de transmission habituelles sont comprises entre plusieurs centimètres (puce à puce) et plusieurs mètres pour les liaisons SerDes LVDS formées par un câble entre cartes. Sur le circuit imprimé, les canaux LVDS doivent être conçus avec une résistance contrôlée, mais sans interférer avec les autres circuits.

Quadrillage et placement des composants

Les liaisons LVDS sont des signaux à haute vitesse qui sont censés présenter peu d'EMI, mais elles peuvent néanmoins induire de la diaphonie au niveau des autres interconnexions.

Les liaisons LVDS parallèles peuvent également induire de la diaphonie différentielle entre elles lorsqu'elles commutent à des vitesses élevées ; il est important de tenir compte de l'espacement entre les paires différentielles lors de la planification de votre stratégie de routage. 

Comme pour les autres conceptions à haute vitesse ou à signaux mixtes, il est bon de réserver une zone de la carte aux canaux LVDS afin qu'ils ne soient pas trop proches des autres circuits.

Conception de l'empilement des PCB

Lorsque vous planifiez un layout à l'aide de liaisons LVDS, tenez compte de la façon dont vous allez empiler les couches du circuit imprimé. Dans la mesure où la LVDS nécessite un contrôle précis de l'impédance, il vous faut opter pour une carte comportant au moins 4 couches, accompagné d'un fin diélectrique sur les faces extérieures. 

Les deux couches de surface serviront au routage des pistes de signal et/ou au placement des composants, tandis que les couches intérieures serviront à l'alimentation et à la masse. Il est possible de router les signaux LVDS sur les faces opposées de la carte, et les couches de plan interne assureront le contrôle de l'impédance, mais il est préférable de maintenir la partie LVDS sur le plan de masse (GND) et non sur le plan d'alimentation.

Si vous utilisez un bus parallèle large, vous aurez besoin de beaucoup d'espace pour le routage et vous pourriez envisager de laisser suffisamment de couches pour les lignes rubans à impédance contrôlée. Si vous routez seulement quelques liaisons LVDS (par exemple des canaux parallèles RX/TX), des microrubans sur une carte à 4 couches seront sans doute suffisants. Veillez à appliquer le contrôle de l'impédance en définissant la bonne largeur de piste dans vos outils de routage.

Par ailleurs, certains de vos composants qui fonctionnent avec des signaux LVDS (certaines interfaces d'affichage, par exemple) nécessiteront des plans d'alimentation différents, portés à des tensions différentes.

Certains composants nécessiteront également que vous placiez des îlots de masse sur vos couches de surface pour loger les connecteurs ou les tampons centraux des composants. Gardez ces éléments à l'esprit au moment de planifier l'empilement et de diviser la carte avant le routage.

Privilégiez un routage plus court si possible

Sur le circuit imprimé, le routage LVDS recourt à de faibles oscillations de signal qu'il faut parfois savoir distinguer du décalage CC ; il faut donc éviter les pertes.

Les liaisons longues présenteront une atténuation plus importante en raison des pertes diélectriques et celles dues à la rugosité du cuivre/à l'effet de peau, qui se manifestent par une perte d'insertion.

Le fait de raccourcir les liaisons réduit les pertes par rapport à celles plus longues où la perte d'insertion domine. Cela nous amène au point suivant que vous trouverez rarement dans les recommandations relatives au routage LVDS : comment s'adapter à des bandes passantes plus élevées.

Considérez la bande passante et les pertes des signaux

Dans le cas de liaisons plus courtes se pose maintenant le problème de l'affaiblissement de réflexion, ce qui a pour effet de limiter la bande passante, un phénomène que l'on observe souvent dans l'un des spectres du paramètre S.

Quoique compliqué, essayez de concevoir le canal de manière à obtenir une impédance plate et à ce que la perte d'insertion ne s'effondre pas jusqu'à la fréquence la plus élevée de l'interface, car cela poussera la première résonance d'affaiblissement aussi haut que possible.

• Liaisons courtes : Si les liaisons sont suffisamment courtes pour que l'affaiblissement de réflexion domine, alors il faut privilégier l'impédance plate, car cela permet de pousser les résonances d'affaiblissement de réflexion aussi haut que possible.
• Les liaisons longues : Si une liaison LVDS est suffisamment longue pour qu'il y ait une atténuation, veillez à éviter toute chute importante de la perte d'insertion. C'est l'une des raisons pour lesquelles nous limitons le nombre de vias sur les liaisons différentielles à haute vitesse.

Le dernier cas est le plus courant et il illustre la vocation initiale des interfaces différentielles telles que les LVDS. Pour les canaux LVDS à très haut débit, plusieurs GHz de bande passante peuvent être nécessaires, ce qui peut être assez difficile en raison de la dispersion au niveau du substrat du PCB et celle due à la rugosité du cuivre. Jetez un œil à cet article récent sur l'affaiblissement de réflexion pour voir comment la bande passante d'un canal peut être limitée, en particulier dans les canaux courts.

Concordance des longueurs

Les paires LVDS doivent également avoir une longueur la plus proche possible afin d'éviter un décalage temporel excessif entre les signaux de la paire. Les fiches techniques des composants contiennent des recommandations qui donnent différentes valeurs d'asymétrie acceptables pour les interfaces LVDS. 

Bien que ces recommandations puissent sembler strictes, la règle de conception concernant la concordance des longueurs est la suivante : les oscillations des signaux sur chaque piste d'une paire LVDS doivent se produire au même moment au niveau du récepteur. Tant que les deux oscillations de signal se croisent, le signal peut être récupéré au niveau du récepteur.

Il est essentiel d'éliminer l'asymétrie pour s'assurer que les composants LVDS peuvent éliminer le bruit dû aux EMI de l'environnement, mais prenez garde à la nécessité d'égaliser le temps de propagation pour votre composant et votre carte. Étant donné que les composants LVDS lisent la différence de tension entre chaque extrémité de la paire, tout bruit de mode commun induit dans une paire différentielle doit être supprimé pendant les oscillations du signal sur chaque piste, tant qu'il n'y a pas de conversion de mode excessive.

Travailler avec le bon logiciel de conception peut vous aider à vous conformer aux recommandations de base du schéma de montage, notamment le routage LVDS pour assurer l'intégrité des signaux. Altium Designer^® comprend des outils de layout et un gestionnaire avancé d'empilement de couches, ce qui vous donne un contrôle total sur l'ensemble des aspects de votre conception. Mieux encore, ces outils de conception sont intégrés à vos outils de simulation, de gestion et de planification de la production au sein d'un seul et même programme.

Vous pouvez désormais télécharger une version d'essai gratuite d'Altium Designer ici. Vous aurez également accès aux meilleures fonctions de conception LVDS exigées par la profession, le tout, au sein d'une seule et même interface.

Si vous souhaitez en savoir plus à ce sujet ou concernant les recommandations pour les schémas de montage SATA, nous vous invitons à prendre contact avec un expert Altium dès aujourd'hui.