고속 PCB 설계: 과연 얼마나 빠를까?

여러 이전 블로그에서 언급했듯이, 요즘 "고속 PCB"는 우리 산업에서 거의 보편적입니다. 그리고 언급했듯이, 최종 제품이나 구현에 관계없이 모든 PCB는 그것에 통합된 IC 기술의 특성으로 인해 고속이라고 항상 말합니다. 몇 년 전, 우리는 중요한 것은 구성 요소의 에지 속도, 더 구체적으로는 구성 요소의 에지와 보드 사이의 연결에 있었다고 말하기 시작했습니다. 실제로 이것이 우리 비즈니스의 이름인 Speeding Edge에 도달한 방법입니다. 이는 PCB상의 구성 요소 연결에서 나타나는 "bleeding edge"와 "high-speed edge rates"라는 용어의 합성어입니다.

"고속"이라는 용어의 진화가 무엇을 의미하고, 이 용어가 수년에 걸쳐 어떻게 변화했는지 다시 살펴보는 것이 가치가 있습니다. 이 글은 고속 PCB의 역사, PCB 장치를 고속이라고 할 때 우리가 실제로 의미하는 것, 그리고 고속 PCB 설계 과정에 부적절하게 적용되는 경험칙에 대해 논의할 것입니다. 고속 설계 원칙에 대한 정보에 관한 귀중한 자원도 논의될 것입니다.

고속 PCB의 탄생과 진화

고속 PCB는 사실 IBM과 Cray와 같은 회사들이 설계하고 제작한 메인프레임 컴퓨터로 거슬러 올라가는 오랜 시간 동안 주변에 있었습니다. 하지만 그것은 PCB 산업의 나머지 부분에 비해 상당히 고립된 틈새 시장이었습니다. 나머지 세계에 대해서는, 고속이 문제가 된 것은 TTL이 충분히 빨라져서 경로가 길어진 80년대 초반이었습니다. 그리고 신호 무결성과 관련하여 고속을 정의하는 방법이 바로 여기에 있습니다; PCB는 신호 경로가 상승 시간에 비해 길 때 고속입니다, 그리고 경로는 신호가 열린 끝에서 반사되어 문제를 일으킬 수 있을 때 길어집니다.

정확한 수학적 용어로, 상승 시간이 나노초일 경우, 3인치 또는 그 이상인 모든 경로는 반사로 인해 실패할 수 있습니다. 참고: 3인치=7.5cm, 6인치=15cm입니다. 상승 시간을 길이로 변환하는 것은 경로의 속도를 알아내는 것입니다. PCB에서, 이것은 대략 나노초당 6인치에 해당합니다. 이것이 시작점입니다. 그리고, 그것이 얼마나 자주 발생하거나 클록 속도가 어떤지는 결정에 아무런 영향을 미치지 않습니다.

스피딩 엣지(Speeding Edge)의 대표이자 창립자인 리 리치(Lee Ritchey)는 "전원을 켤 때 '전원 온' 리셋 라인에서 설계가 실패하는 것을 보았습니다. 사람들은 이것이 자주 발생하지 않기 때문에 비중요하다고 판단했습니다. 세상은 클록 주파수를 기준으로 빠르게 판단하는 습관이 있고, 그것이 문제가 되는 지점입니다."라고 말했습니다.

예를 들어, 몇 년 전 우리는 실패한 맥박 산소 측정기를 문제 해결했습니다. 해당 제품을 설계한 회사는 클록이 1MHz라서 제품이 "느리다"고 판단했습니다. 하지만 메모리 부분의 설계가 350 피코초의 상승 시간을 가지고 있어서 작동하지 않았습니다.

그렇다면 우리는 지금 어디에 있을까요? 마지막으로 우리가 마이크론 테크놀로지(Micron Technology)의 메모리 구성 요소에 대해 살펴본 데이터에 따르면, 느린 에지는 100 피코초이고, 표준 에지는 50 피코초였습니다. 빠른 에지는 명시되지 않았습니다. 나노초로 시작한다면, 느린 에지는 그것의 1/10이므로, 느린 에지의 경우 3/10인치 길이의 경로가 반사로 인해 실패를 보일 수 있습니다. 이 시나리오에서는 클록 주파수와 상관없이 빠르지 않은 제품은 없습니다.

제품 디자이너들은 오늘날에도 최종 제품 구현이 "빠르지" 않다고 해서 기본적으로 제품이 고속이 아니라고 가정할 때 여전히 문제에 봉착합니다. 그리고 사람들이 실수를 범하는 다섯 가지 영역이 있습니다. 여기에는 다음이 포함됩니다:

• 신호 무결성 규칙을 따르지 않는 것. 이는 임피던스를 제어하지 않고, 적절한 종단을 사용하지 않으며, 애플리케이션 노트를 설계 가이드로 활용하는 것을 포함합니다. 실패한 설계에 대한 많은 변명은 "앱 노트를 따랐는데, 제품이 작동하지 않아요."로 시작합니다. (많은 애플리케이션 노트에는 유효한 신호 무결성 조언이 포함되어 있지 않습니다.)

• 기술적 규칙을 이해하지 못하는 사람들로부터 나오는 많은 기술 제품 아이디어들. 지난 30년 동안, 신호 무결성에 대한 어떠한 훈련도 받지 않은 컴퓨터 과학 엔지니어들로부터 많은 제품 아이디어가 나왔습니다.

• 손에 잡히는 여러 가지 경험칙을 모아서 실제로 어떻게 작동하는지 이해하지 않고 설계 과정에 적용하는 것.

• 그리고 여러 이전 기사에서 언급된 바와 같이, 고속 설계에서 오늘날 가장 크고 가장 중요한 도전은 제대로 기능하는 PDS를 설계하는 것입니다.

잘못된 규칙들

고속 설계를 고려할 때 가장 큰 문제 중 일부는 좋은 엔지니어링 관행에 근거하지 않는 경험칙을 사용하는 데서 비롯됩니다. 고속 PCB 설계와 관련된 세 가지 가장 흔한 경험칙은 다음과 같습니다:

• 20H 규칙

• 3W 규칙

• 스티칭 비아 규칙

20H 규칙

20H 규칙은 90년대 초에 만들어진 약 12개의 규칙 중 하나입니다. 이 규칙은 Vdd를 지면 평면으로부터 두 평면 사이의 높이를 의미하는 "H"(20배의 차원)만큼 후퇴시키면 EMI를 줄일 수 있다고 주장합니다. 이 규칙은 두 개의 다른 대학에서 학생들이 규칙의 타당성을 판단하기 위해 시험 보드를 제작하여 시험에 투입되었습니다. 하나의 시험 보드는 Vdd와 지면 평면이 맞닿게 제작되었고, 다른 하나는 20H 규칙을 사용하여 제작되었습니다. 평면 쌍은 RF 발생기로 자극을 받고 가까운 필드 프로브로 검사하여 가장자리에서 EMI가 탈출하는지 여부를 결정했습니다. 첫 번째로 알게 된 것은 탈출할 수 있는 방사의 크기가 너무 작아서 EMI 문제를 일으키지 않을 것이라는 점이었습니다. 더욱이, 탈출하는 아주 작은 방사량도 20H 규칙을 적용했을 때보다 Vdd와 지면 평면이 맞닿았을 때 더 나빴습니다. 이 테스트에 관한 논문은 이 기사의 끝에 있는 참조 2와 3입니다.

3W 규칙

이 규칙은 다른 임의의 결정에 기반하여, 같은 층에 라우팅된 평행 트레이스 간의 크로스토크를 제어하기 위해 트레이스 중심 간에 최소 3-W의 간격을 유지해야 한다고 명시합니다. 기억해야 할 것은 크로스토크가 트레이스 폭의 함수가 아니라는 점입니다. 대신, 이것은 평행하게 이동하는 신호선 또는 트레이스 간의 원치 않는 상호 작용(결합으로도 불림)이며, 두 가지 요소의 함수입니다:

• 두 가장자리는 얼마나 멀리 떨어져 있나요?

• 트레이스는 가장 가까운 평면 위로 얼마나 높이 있나요?

이 두 요소를 결정하는 유일한 방법은 시뮬레이터를 사용하는 것입니다. 이것은 약 두 분 정도 걸리는 매우 간단한 분석입니다. 하지만, 피해 라인이 결합된 노이즈를 얼마나 견딜 수 있는지 알기 전까지는 분석 과정을 시작할 수 없다는 점을 주목하는 것이 중요합니다.

스티칭 비아

제 블로그에서 언급했듯이(가드 트레이스: 히트일까, 신화일까?), 스티칭 비아가 크로스토크를 제어하고 전자기장에 대한 장벽 역할을 한다고 주장됩니다. 스티칭 비아는 두 트레이스 사이에 가드 트레이스를 두고 그 트레이스에서 아래쪽의 접지면으로 주기적으로 비아를 두어 구현됩니다. 사실, 스티칭 비아의 사용이 제품이 작동하는 데 필수적이라면, 오늘날의 인터넷 제품—서버, 브리지 및 라우터—는 제조될 수 없습니다. 기계적으로, 이러한 제품에 있는 수천 개의 트레이스를 분리할 충분한 공간이 단순히 없습니다.

그리고 리 리치가 말했듯이, "유효한 모든 규칙에는 간단한 증명이 있습니다. 규칙을 인용하는 사람이 증명을 제시할 수 없다면, 그것을 사용해서는 안 됩니다."

어느 정도 올바른 정보

우리가 업계에서 직면하고 있는 도전 중 하나는 다양한 공개 도메인(무역 출판물, 인터넷, “소위” 전문가들의 책)에서 유통되고 있는 잘못된 정보의 범람입니다. 진짜 도전은 이러한 정보 자원 내에 때때로 정확한 정보가 있지만 그와 함께 잘못된 정보가 있을 수 있다는 것입니다. 신뢰할 수 있는 정보와 그렇지 않은 정보를 구별하는 것이 어려움에 있습니다.

유효한 설계 규칙을 포함하고 있는 두 가지 정말 좋은 정보 포럼이 있습니다: IEEE 포럼 데이터베이스와 SI-LIST 리플렉터입니다. SI-List는 1994년에 차터 이메일 목록으로 30명의 회원으로 시작되었습니다. 이를 통해 엔지니어들은 질문을 게시하거나 답변하고, 토론에 참여하거나 “잡담”을 들을 수 있습니다.

SI-List에 가입하려면 http://www.freelists.org/webpage/silist로 이동하세요. 게시물 아카이브를 보려면 다음으로 이동하세요: https://www.freelists.org/archive/si-list/

IEEE는 공학 분야의 발전을 촉진하기 위해 출판물, 회의, 기술 표준 및 전문가 및 교육 활동에 대한 접근을 제공합니다. 공학 전문가 또는 학생으로 IEEE에 가입할 수 있습니다.

그것에 통합된 기술의 덕분에, 오늘날 설계된 모든 PCB는 고속입니다. 고속이 무엇인지 이해하고 어떤 정보가 유효한 고속 설계 접근 방식을 구성하는지 아는 것은 처음부터 올바르게 작동할 제품을 만들고 있다는 것을 보장할 것입니다.

참고 문헌

1. Ritchey, Lee W. 및 Zasio, John J., “처음부터 올바르게, 고속 PCB 및 시스템 설계에 관한 실용적인 핸드북, 제1권 및 제2권.”

2. “인쇄 회로 기판에서의 20-H 규칙 및 차폐 비아의 전자기 방사 영향,” Huabo Chen, 학생 회원, IEEE, 및 Jiayuan Fang, 고급 회원, IEEE 캘리포니아 대학교 산타크루즈 전기공학과, 산타크루즈, CA 95064. “인쇄 회로 기판(PCB)의 가장자리 효과에서 발생하는 방사선”, Dr. Zorica Pantic-Tanner & Franz Gisin, 2000년 5월, IEEE EMC Society 산타클라라 밸리 챕터의 월간 챕터 미팅에서의 발표.

Altium이 다음 PCB 설계에서 어떻게 도움을 줄 수 있는지 더 알고 싶으신가요? Altium의 전문가와 상담하세요 또는 Altium Designer^®에서 최고의 고속 설계 도구에 대해 더 알아보세요.