高速PCB設計：一体どれほど速いのか？

以前のブログで何度か指摘されているように、現在、「高速PCB」は私たちの業界でほぼ至る所に存在しています。そして、引用されているように、エンド製品や実装に関係なく、IC技術が組み込まれているという事実により、すべてのPCBは高速であると常に言われています。数年前、重要なのはコンポーネントのエッジレート、より具体的には、コンポーネントのエッジとボード間の相互接続であると言い始めました。実際、それが私たちのビジネス名であるSpeeding Edgeに至った経緯です。これは、「bleeding edge」と「高速エッジレート」という用語の混成語であり、PCB上のコンポーネント相互接続によって示されます。

「高速」という用語の進化とそれが年々どのように変化してきたかを再考する価値があります。この記事では、高速PCBの歴史、PCBデバイスを高速と言うときに何を本当に意味するのか、そして高速PCB設計プロセスに不適切に適用されるいくつかの経験則について議論します。高速設計原則に関する情報の貴重なリソースも議論されます。

高速PCBの誕生と進化

高速PCBは実はかなり昔から存在しており、IBMやCrayといった企業が設計・製造したメインフレームコンピュータに遡ります。しかし、それはPCB業界の他の部分と比べるとかなり孤立したニッチでした。世界の残りの部分にとって、高速が問題となったのは80年代初頭にTTLが十分に速くなり、パスが長くなった時です。そして、それが信号整合性に関して高速を定義する方法です。信号パスが立ち上がり時間に対して相対的に長い場合、PCBは高速であるとされ、信号が開放端で反射して問題を引き起こす可能性がある場合、パスは長くなります。

正確な数学の観点から言えば、立ち上がり時間がナノ秒である場合、3インチ（約7.5 cm）以上のすべてのパスが反射のために失敗する可能性があります。注：3インチ=7.5 cm、6インチ=15 cmです。立ち上がり時間を長さに変換するには、パスの速度を見つけ出します。PCBでは、これは大体ナノ秒あたり6インチに相当します。これが出発点です。そして、それがどれだけ頻繁に発生するか、またはクロックレートが何であるかは、判断に影響しません。

スピーディングエッジの社長兼創設者であるリー・リッチーは、「電源を入れたときにリセットラインで設計が失敗することを見たことがあります。これは電源を入れたときに起こります。人々はそれが頻繁に起こらなかったので、これを非重要と判断するかもしれません。世界はクロック周波数に基づいて速く判断する習慣があり、そこで問題にぶつかります。」

例として、数年前に失敗したパルスオキシメーターのトラブルシューティングを行いました。その製品を設計した会社は、1MHzのクロックを持っていたため製品が「遅い」と判断しました。しかし、設計のメモリ部分が350ピコ秒の立ち上がり時間を持っていたため、動作しませんでした。

では、現在はどうでしょうか？最後に見たMicron Technologyのメモリコンポーネントのデータによると、遅いエッジは100ピコ秒、標準エッジは50ピコ秒でした。速いエッジは指定されていませんでした。ナノ秒から始めると、遅いエッジはそれの1/10であり、これは遅いエッジの場合、3/10インチの長さのパスが反射による失敗を示すことができることを意味します。このシナリオでは、クロック周波数に関係なく、速くない製品はありません。

製品設計者は今日でも、最終製品の実装が「高速」ではないからといって、デフォルトで製品が高速でないと仮定すると問題に直面します。そして、人々が間違いを犯しがちな5つの領域があります。これらには次のようなものが含まれます：

• 信号整合性のルールに従わない。これには、インピーダンスを制御しない、適切な終端を使用しない、アプリケーションノートを設計ガイドとして利用することが含まれます。設計が失敗した言い訳の多くは、「アプリケーションノートに従ったが、製品が動作しない」と始まります。（多くのアプリケーションノートには有効な信号整合性のアドバイスが含まれていません。）

• 技術的なルールを理解していない人々から来る多くの技術製品のアイデア。過去30年間で、信号整合性の訓練を受けていないコンピュータサイエンスのエンジニアから始まる多くの製品アイデアがありました。

• 経験則を一握り掴んで、物事の実際の動作を理解せずに設計プロセスに適用する。

• そして、以前のいくつかの記事で指摘されたように、高速設計において、今日最大かつ最も重要な課題は、適切に機能するPDSを設計することです。

悪いルール

高速設計を考慮する際、最も大きな問題のいくつかは、良いエンジニアリング実践に基づいていない経験則を使用することから生じます。高速PCB設計に関連する最も一般的な3つのものは次のとおりです：

• 20Hルール

• 3Wルール

• ステッチングビアルール

20Hルール

20Hルールは、90年代初頭に起源を持つ約十数の作られたルールの一つです。このルールは、Vddをグラウンドプレーンから「H」（2つのプレーン間の高さを意味する）の20倍の寸法で後退させると、EMIを減少させると主張しています。このルールは、テストボードを作成してルールの妥当性を判断した学生たちによって、2つの異なる大学で試験されました。一つのテストボードは、Vddとグラウンドプレーンがフラッシュで作られ、もう一つは20Hルールを使用して作られました。プレーンペアはRFジェネレータで興奮させられ、近接場プローブでエッジからEMIが逃げていないかを確認するためにチェックされました。最初に学んだことは、逃げる放射の大きさが非常に小さく、EMIの問題を引き起こすことは決してないということでした。さらに、わずかに逃げた放射は、Vddとグラウンドプレーンがフラッシュである場合と比較して、20Hルールが適用された場合の方が悪化しました。これらのテストに関する論文は、この記事の最後にある参考文献2と3です。

3Wルール

このルールは、別の恣意的な決定に基づいており、同じ層上で平行に配線されたトレース間のクロストークを制御するためには、トレースの中心間に最小3-Wの間隔を保つべきだと述べています。心に留めておくべきことは、クロストークはトレースの幅の関数ではないということです。それは、平行に走る信号線またはトレース間の望ましくない相互作用（カップリングとも呼ばれる）であり、2つの要素の関数です：

• 2つのエッジはどれだけ離れているか？

• トレースは最も近い平面からどれだけ高いか？

これら2つの要因を決定する唯一の方法は、シミュレーターを使用することです。これは約2分で実施できる非常に直接的な分析です。しかし、被害線がどれだけの結合ノイズを許容できるかを知るまでは、分析プロセスを開始することはできないという点が重要です。

ステッチングビア

私のブログで述べたように（ガードトレース：ヒットか迷信か？）、ステッチングビアがクロストークを制御し、電磁場への障壁となるとされています。ステッチングビアは、他の2つのトレースの間にガードトレースを配置し、そのトレースから下のグラウンドプレーンへ定期的にビアを配置することによって実装されます。しかし、実際には、製品が機能するためにステッチングビアの使用が必要であれば、今日のインターネット製品（サーバー、ブリッジ、ルーター）は製造できないでしょう。機械的には、これらの製品に含まれる数千のトレースを分離するための十分なスペースが単純にありません。

そして、リー・リッチーが述べているように、「有効なルールには、直接的な証明があります。ルールを引用する人が証明を示せない場合、それを使用すべきではありません。」

ある程度正しい情報

業界で直面している課題の一つは、さまざまな公共のドメイン（業界誌、インターネット、"いわゆる"専門家による書籍など）で流通している誤った情報の多さです。実際の課題は、これらの情報源の中に時々、正しい情報が含まれている一方で、そうでない情報も混在していることです。信頼できる情報とそうでない情報を見分けることが難しいのです。

有効な設計ルールを含む、本当に良い情報フォーラムが2つあります：IEEEフォーラムデータベースとSI-LISTリフレクターです。SI-Listは1994年に30人のメンバーで構成されるチャーターメールリストとして立ち上げられました。それを通じて、エンジニアは質問を投稿したり、質問に答えたり、討論に参加したり、または「雑談」を聞くことができます。

SI-Listに登録するには、http://www.freelists.org/webpage/silist にアクセスしてください。投稿のアーカイブを見るには、https://www.freelists.org/archive/si-list/

にアクセスしてください。IEEEは、出版物、会議、技術標準、そして専門的および教育的活動へのアクセスを提供し、工学分野の進歩を促進します。エンジニアリングの専門家または学生としてIEEEに参加することができます。

それに組み込まれた技術のおかげで、今日設計されるすべてのPCBは高速です。高速とは何か、そしてどの情報が有効な高速設計アプローチを構成するかを理解することで、初めて作動する製品を作成していることを確認できます。

参考文献

1. Ritchey, Lee W. と Zasio, John J.、「Right The First Time, A Practical Handbook on High-Speed PCB and System Design, Volumes 1 and 2.」

2. 「プリント回路基板からの電磁放射に対する20-Hルールとシールドビアの効果」、Huabo Chen, IEEE学生会員、およびJiayuan Fang, IEEE上級会員、カリフォルニア大学サンタクルーズ校電気工学科、サンタクルーズ、CA 95064。「プリント回路基板（PCB）のエッジ効果による放射」、Dr. Zorica Pantic-Tanner & Franz Gisin、IEEE EMC Societyサンタクララバレーチャプターの月例会議でのプレゼンテーション、2000年5月。

Altiumが次のPCB設計でどのようにお手伝いできるか、もっと知りたいですか？Altiumの専門家に相談してください、またはAltium Designer^®の最高の高速設計ツールについてもっと発見してください。