Les revues de conception de PCB englobent de nombreuses parties d'une conception, allant des circuits de base à la fabricabilité. Pour les systèmes numériques à haute vitesse, une revue de conception doit être plus spécifique et se concentrer sur des domaines qui ne sont généralement pas couverts dans les revues de fabricabilité standard. Les outils et le processus nécessaires pour examiner entièrement une conception de PCB à haute vitesse pour l'intégrité du signal dépendent des interfaces exactes présentes dans la conception, mais la comparaison avec quelques règles de base et quelques calculs simples peut vous aider à éviter de nombreux problèmes d'intégrité du signal plus simples.
Les conceptions à haute vitesse qui nécessitent un contrôle de l'impédance ne fonctionnent correctement que lorsque l'empilement est entièrement spécifié, soit par le concepteur, soit par le fabricant. Bien que les fabricants puissent fournir un empilement de PCB standard, tous les empilements standards des fabricants ne seront pas appropriés pour les PCB à haute vitesse. Cela est dû à de nombreux facteurs, les plus courants étant l'épaisseur diélectrique et les valeurs de largeur de piste requises dans les conceptions nécessitant un contrôle de l'impédance. Comme de nombreuses conceptions numériques nécessitent l'utilisation de BGA, y compris des BGA à pas fin, les empilements standards pourraient également ne pas supporter les vias nécessaires pour router vers ces composants.
Cela signifie que vous, en tant que concepteur, devrez prendre le contrôle sur la conception du stackup du PCB. Et comme partie de la révision de conception pour votre système numérique à haute vitesse, vous devrez vérifier que l'usine de fabrication peut construire le stackup que vous spécifiez. C'est pourquoi il devient important de se familiariser avec les matériaux disponibles commercialement sur le marché, car vous pouvez les spécifier dans votre conception de stackup et obtenir rapidement une vérification de votre usine de fabrication qu'ils peuvent construire le stackup du PCB.
Comme cette question dépend de la construction du stackup, elle doit être répondue après la question précédente. Pour vérifier d'abord la construction du stackup, produisez vos impressions de fabrication avec un tableau de stackup en premier, puis vérifiez le stackup et la disposition du PCB pour la largeur des pistes et les dégagements après vérification par le fabricant.
Une fois la construction du stackup confirmée, il existe plusieurs calculateurs qui peuvent être utilisés pour déterminer l'impédance des pistes et vérifier la conception par rapport aux données dans la disposition du PCB.
Les valeurs de largeur de piste, et l'espacement pour les paires différentielles, devraient être utilisées pour obtenir une estimation de l'impédance avec l'une de ces options de calculateur supplémentaires. Vous devriez ensuite revenir et vérifier cela pour tous les réseaux à impédance contrôlée dans la conception.
Si vous regardez les fichiers PCB natifs, comme dans Altium, il y a probablement une classe de réseau que vous pouvez sélectionner et vérifier manuellement la largeur/l'espacement de toutes les pistes dans la classe de réseau. Si vous examinez les sorties de fabrication, un visualiseur CAM peut donner les valeurs de largeur de piste, ou vous pouvez demander les données au concepteur de PCB responsable.
Les systèmes numériques peuvent inclure une gamme d'exigences de temporisation, selon les composants et les circuits dans la conception. Dans le passé, le routage de l'horloge système était à des fréquences plus basses et n'était pas synchronisé avec toutes les interfaces, rendant les exigences de temporisation au niveau du système assez difficiles. Aujourd'hui, les interfaces à haute vitesse utilisent des horloges embarquées ou des horloges synchrones à la source, ce qui déplace les exigences de temporisation du niveau système au niveau de l'interface.
Pour déterminer la fonctionnalité de l'interface, nous devons effectuer un examen de base des interfaces parallèles, des interfaces à horloge synchrone à la source et des interfaces mixtes avec des horloges embarquées :
|
Interface synchrone à la source |
Interface à horloge embarquée |
|
|
|
|
|
Comme nous pouvons le voir ci-dessus, les exigences de temporisation doivent être vérifiées pour les interfaces différentielles et à terminaison unique, nécessitant une vérification de l'ajustement du délai appliqué dans la conception.
Les espacements entre les conducteurs sont à la fois un élément de révision de la fabricabilité et un élément de révision de conception de PCB à haute vitesse. Dans un PCB à haute vitesse, nous nous préoccupons principalement de deux domaines :
La raison principale est de s'assurer que le diaphonie est minimisée car un grand espacement entre les conducteurs est le moyen le plus simple de contrôler la diaphonie.
Déterminer le bon espacement piste à piste pour minimiser la diaphonie implique l'utilisation d'une simulation, y compris des simulations de base qui peuvent être effectuées avec une méthode MoM/BEM dans votre logiciel de conception de PCB. Par exemple, l'outil d'Intégrité de Signal dans Altium Designer peut être utilisé pour obtenir une estimation de base de la diaphonie pour un temps de montée spécifique. Après avoir comparé le résultat à vos marges de bruit dans votre récepteur et avoir effectué la simulation sur plusieurs couches, vous pouvez identifier une bonne estimation initiale pour les espacements entre les réseaux à haute vitesse.
Un exemple simple avec une logique de 3,3V créant un diaphonie dans une trace victime est montré ci-dessous, qui a été calculé avec l'outil d'Intégrité de Signal dans Altium Designer (maintenant partie d'Altium Develop). Le processus pour converger vers une valeur idéale d'espacement des traces sera discuté dans d'autres articles.
Si vous ne savez pas comment déterminer la diaphonie entre deux traces ou si vous n'avez pas d'application de calculatrice capable de faire ces calculs, vous pouvez établir une exigence d'espacement de 3W entre les réseaux à haute vitesse. C'est un espacement suffisamment grand pour la plupart des conceptions, y compris jusqu'aux couches très fines dans les PCB UHDI.
Un examen de la fabricabilité et une révision du BOM sont toujours une bonne idée, même dans les conceptions de PCB à haute vitesse. Mais pour les préoccupations d'intégrité de signal, ces autres révisions sont insuffisantes pour vérifier l'intégrité du signal liée aux domaines mentionnés ci-dessus. Au lieu de cela, vous aurez besoin d'un moyen de transférer rapidement votre conception vers une application de simulation afin que les domaines ci-dessus puissent être vérifiés.
Enfin, une simple vérification DRC permettra d'identifier les problèmes de fabricabilité standard et les violations de contraintes qui affectent tous les types de conceptions de PCB, y compris une disposition de PCB à haute vitesse. Si vous avez effectué une capture approfondie des capacités du fabricant et des limitations de fabrication, alors vous pouvez intégrer celles-ci dans vos règles de conception de PCB et effectuer des vérifications complètes lorsque la disposition du PCB est terminée.
Que vous ayez besoin de construire des électroniques de puissance fiables ou des systèmes numériques avancés, Altium Develop réunit chaque discipline en une force collaborative. Sans silos. Sans limites. C’est là que les ingénieurs, les concepteurs et les innovateurs travaillent comme un seul pour créer sans contraintes. Faites l'expérience d'Altium Develop dès aujourd'hui !