Linee guida di layout PCB LVDS per garantire l'integrità del segnale

Quando inizi a progettare PCB ad alta velocità, impiegherai molto tempo a cercare di decifrare un mare di acronimi. MIPI, USB, interfaccia PCIe, layout PCB SATA...gli acronimi utilizzati per denominare le interfacce digitali ad alta velocità sono numerosi. Il segnale differenziale a bassa tensione (LVDS - Low Voltage Differential Signaling) è un'interfaccia più vecchia che è stata standardizzata per il trasferimento di dati differenziali ad alta velocità, ma rimane in uso ancora oggi per una varietà di applicazioni di imaging e video. Più in particolare, viene utilizzata in molti televisori LCD, periferiche per computer, sistemi di infotainment e computer notebook/tablet. 

Se non hai familiarità con questa specifica o hai solo bisogno di un aggiornamento, esamineremo alcune delle linee guida LVDS di base per garantire l'integrità del segnale nel tuo PCB ad alta velocità.

Comprendere le specifiche LVDS

Il segnale differenziale a bassa tensione (LVDS) è codificato nello standard TIA/EIA-644 ed è un protocollo di segnale seriale. Gli usi elettrici più comuni di LVDS sono probabilmente il layer fisico per i collegamenti SerDes, i canali a lunga portata nei backplane o le connessioni da scheda a scheda. È importante notare che la TIA/EIA-644 non definisce LVDS come interfaccia, è un layer fisico all'interno del modello OSI. In altre parole, definisce solo una specifica fisica ed elettrica che si adatta a uno standard di interfaccia. Ad esempio, LVDS viene utilizzato come layer fisico per il routing tra interfacce PCIe.

Implementazione dell'interfaccia

L'immagine seguente mostra lo schema di un collegamento LVDS; supponiamo che per il momento le perdite di canale siano 0 dB. Il diagramma seguente (o una versione di esso) è disponibile su molti siti web, tra cui Wikipedia. Vorrei sottolineare che questo diagramma è corretto solo per le coppie differenziali abbinate in CC. Il diagramma implica involontariamente che il resistore di terminazione si trova all'esterno del componente del ricevitore. In realtà non è così; il resistore di terminazione (se è quello specificamente utilizzato) o il circuito del ricevitore nel suo complesso potrebbero trovarsi interamente sulla matrice del componente del ricevitore.

Sul lato sinistro dell'immagine abbiamo la linea guidata da un circuito di buffer differenziale, che lascia passare una corrente di 3,5 mA su una coppia differenziale da 100 Ohm. Sul lato destro, il ricevitore legge la tensione differenziale, che viene misurata rispetto a un offset CC di modo comune. La comunicazione bidirezionale può essere implementata anche in modalità half duplex o full duplex se i componenti del ricetrasmettitore possono accettarla (vedi SN65LVDS180D per un esempio), oppure tramite i canali paralleli del ricevitore/trasmettitore in modalità dual simplex.

Terminazione e accoppiamento LVDS

La situazione di cui sopra è idealizzata e considera solo l'accoppiamento CC, in cui sussiste una connessione diretta alla linea di trasmissione, o la connessione viene effettuata tramite resistori a livello di driver. Non considera il filtraggio del rumore di modo comune alle alte frequenze, la necessità di impostare un offset di polarizzazione nella terminazione differenziale o il fatto che l'offset CC del ricevitore potrebbe essere diverso dall'offset CC del driver. Inoltre, non tiene conto del disallineamento di lunghezza e dell'ampia finestra temporale perché non c'è una sorgente di tensione per impostare l'offset di polarizzazione del ricevitore. Pertanto, il circuito di cui sopra funziona solo quando non vi è alcuna discrepanza temporale.

Il metodo alternativo per la conduzione dei livelli di segnale LVDS su un'interfaccia differenziale è quello di utilizzare l'accoppiamento CA, simile a quello visibile sul PCI con condensatori di accoppiamento, seguito dall'applicazione della doppia terminazione all'impedenza single-ended richiesta. I vantaggi dell'accoppiamento CA includono l'isolamento dalle sovratensioni (come nel settore automobilistico), la possibilità di impostare diversi offset di modo comune alle estremità del driver e del ricevitore e la possibilità di passare da una famiglia di componenti all'altra scegliendo l'offset appropriato.

Il circuito sottostante mostra un esempio in cui l'accoppiamento CA viene implementato su ogni traccia nella coppia differenziale LVDS. Questo particolare circuito con il condensatore collegato tra due resistori di terminazione si basa sulla terminazione diretta all'impedenza single-ended (modo dispari) di ciascuna traccia piuttosto che al valore differenziale.

Nel circuito sopra, selezioniamo la progettazione in base ai seguenti punti:

• I condensatori di accoppiamento devono essere abbastanza grandi da rimuovere l'offset CC dal driver.
• VBB è impostato internamente nel ricevitore LVDS e sarà uguale all'offset CC nel segnale differenziale ricevuto.
• Il condensatore shunt nel lato del ricevitore deve essere sufficientemente grande da smistare a terra la massima quantità di rumore di modo comune. Un limite dell'ordine di 1 uF è tipico.
• A seconda della scheda tecnica che stai guardando, potresti vedere il lato ricevitore del link tirato su/giù per impostare i livelli logici richiesti sopra/sotto l'offset VBB.

Il fatto che il canale venga implementato con il circuito CA di cui sopra o con qualche altra variante dipende dal fatto se il ricevitore è auto-polarizzato, se include la terminazione sulla matrice e se anche la sorgente termina con il proprio resistore di sorgente in parallelo. Componenti altamente integrati posizioneranno tutto questo sulla matrice e ti permetteranno di instradare tutto senza ulteriori posizionamenti, purché i livelli logici siano abbinati tra driver e ricevitore. Prima di finalizzare il circuito, assicurati di controllare attentamente le schede tecniche per la coppia di driver e ricevitore.

Specifica del layer fisico

Poiché LVDS è una specifica di livello fisico e non una specifica dell'interfaccia del componente, comporta solo requisiti specifici nelle seguenti aree:

• Oscillazione del segnale: l'oscillazione attraverso il resistore di terminazione da 100 Ohm è 350 mV, anche se si dovrebbe notare che un'impedenza diversa può essere utilizzata in un collegamento LVDS.
• Clock e codifica incorporati: LVDS non richiede uno schema di codifica specifico, ma questo è consentito dallo standard. La codifica 8b/10b è comunemente usata.
• Offset CC: un offset CC comune nei componenti LVDS Rx/Tx è 1,2 V. 
• Topologia: sono consentiti link singoli, link bidirezionali e topologia multidrop. In particolare, la topologia multi-drop è comune nei bus backplane e nelle connessioni da scheda a scheda in sequenza.
• Velocità dati: LVDS può teoricamente supportare qualsiasi velocità dati purché i segnali siano recuperabili dal ricevitore. LVDS viene in genere utilizzato per velocità dati seriali da 400 Mbps a oltre 3 Gbps.
• Supporto: come Ethernet, LVDS è indipendente dal supporto; può essere utilizzato in tracce su un PCB o su cavi con un'impedenza specificata.

Dall'elenco sopra, vediamo che LVDS è semplicemente un tipico canale differenziale ad alta velocità con velocità dati flessibile, topologia, oscillazione del segnale e tempo di risalita. Poiché questa specifica del livello fisico viene utilizzata con una gamma di velocità dati, non esiste un tempo di risalita specifico del segnale; il tempo di risalita è generalmente inferiore a 1 ns. Con questi punti in mente, abbiamo tutto il necessario per iniziare a progettare una scheda che funzioni con LVDS.

Linee guida per il layout di LVDS PCB

Per eseguire con successo il layout della scheda LVDS è necessario seguire alcune delle stesse linee guida che si seguono con altri segnali ad alta velocità. Direi che l'unica differenza è nel modo in cui si visualizzano le perdite sulla scheda o su un cavo che trasporta segnali LVDS. Le distanze di trasmissione tipiche variano da alcuni pollici (da chip a chip) a diversi metri per un collegamento SerDes LVDS che gestisce un cavo tra schede. Sul PCB, i canali LVDS devono essere progettati con impedenza controllata, ma senza interferire con altri circuiti.

Reticolo e posizionamento dei componenti

I collegamenti LVDS sono segnali ad alta velocità destinati ad avere un livello basso di EMI, ma possono comunque indurre diafonia in altre interconnessioni. I collegamenti LVDS in parallelo possono anche indurre una diafonia differenziale tra di loro quando si commuta ad alta velocità, quindi occorre considerare la distanza tra le coppie differenziali quando si pianifica la strategia di instradamento. Come con altri progetti ad alta velocità o a segnale misto, è una buona idea pianificare una regione specifica della scheda per i canali LVDS in modo che non si avvicinino troppo ad altri circuiti.

Progettazione di PCB stackup

Considera il design del PCB stackup quando pianifichi un layout con collegamenti LVDS. Poiché LVDS necessita di controllo dell'impedenza, è necessaria almeno una scheda a 4 layer con un sottile dielettrico sui lati esterni. I due layer superficiali saranno assegnati alle tracce del segnale di routing e/o al posizionamento dei componenti, mentre i layer interni dovranno essere di alimentazione e di terra. È possibile instradare i segnali LVDS sui lati opposti della scheda mentre gli strati del layer interno forniranno il controllo dell'impedenza, ma la best practice consiste nel mantenere la porzione LVDS sul piano GND e non sul piano di alimentazione.

Se si utilizza un'ampia specifica dei bus in parallelo, sarà necessario molto spazio per il routing e si potrebbe considerare di lasciare dei layer sufficienti per le stripline controllate dall'impedenza. Se stai instradando solo un paio di collegamenti LVDS (come i canali RX/TX in parallelo), probabilmente saranno sufficienti le microstrisce su una scheda a 4 layer. Assicurati di applicare il controllo dell'impedenza impostando la larghezza di traccia appropriata negli strumenti di routing.

Andando oltre, alcuni dei tuoi componenti che funzionano con segnali LVDS (ad esempio alcune interfacce di visualizzazione) richiederanno diversi piani di alimentazione portati a tensioni diverse. Alcuni componenti richiedono anche la collocazione di isole di terra sugli strati superficiali per accogliere i connettori o i pad centrali dei componenti. Tieni conto di questi punti quando pianifichi lo stack-up e suddividi la superficie della scheda prima dell'instradamento.

Opta per un percorso più breve, se possibile

Sul PCB, l'instradamento LVDS utilizza basse oscillazioni di segnalazione che potrebbero dover essere distinte al di sopra di un offset CC, quindi le perdite dovrebbero essere evitate. I collegamenti lunghi avranno una maggiore attenuazione a causa delle perdite dielettriche e delle perdite di rugosità del rame/effetto pelle, che si manifestano nella perdita di inserzione. Mantenere i collegamenti più brevi assicura meno perdite rispetto a un collegamento più lungo in cui domina la perdita di inserzione. Questo porta alla considerazione successiva che non si trova spesso nelle linee guida per l'instradamento LVDS: come gestire larghezze di banda di segnale più elevate.

Considerare la larghezza di banda e le perdite del segnale

Nei collegamenti più brevi, ora hai il problema della perdita di ritorno che domina i tuoi canali e questo creerà un effetto di limitazione della larghezza di banda che si vede normalmente in uno degli spettri del parametro S. Sebbene sia complicato, prova a progettare il canale in modo che abbia un'impedenza piatta e nessun calo nella perdita di inserzione fino alla frequenza più alta dell'interfaccia, poiché ciò spingerà la prima risonanza con perdita il più in alto possibile.  

• Collegamenti brevi: se i collegamenti sono abbastanza brevi da far dominare le perdite di ritorno, allora l'impedenza piatta è la priorità in quanto aiuta a spingere le risonanze di perdita di ritorno il più in alto possibile.
• Collegamenti lunghi: se un collegamento LVDS è abbastanza lungo per tale attenuazione, cerca di evitare che si verifichino cali importanti nella perdita di inserzione. Questo è uno dei motivi per cui limitiamo il numero di vias sui collegamenti differenziali ad alta velocità.

L'ultimo caso è più comune e illustra l'intenzione originale di interfacce differenziali come LVDS. In caso di canali LVDS con velocità dati molto elevata, potrebbero essere necessari diversi GHz di larghezza di banda nel canale, cosa che può risultare piuttosto difficile a causa della dispersione nel substrato del PCB e della dispersione della rugosità del rame. Dai un'occhiata a questo recente articolo sulla perdita di ritorno per vedere un esempio di come la larghezza di banda del canale può diventare limitata, in particolare nei canali brevi.

Equalizzazione delle lunghezze

Le coppie LVDS devono inoltre essere adattate con precisione alla lunghezza per evitare un'eccessiva distorsione temporale tra i segnali in una coppia. Se osservi i consigli nelle interfacce LVDS nei fogli dati dei componenti, troverai diversi valori di inclinazione consentiti. I requisiti che potresti vedere nelle schede tecniche sembrano rigorosi, ma la regola di progettazione relativa alla regolazione della lunghezza dipende in realtà dal garantire che le oscillazioni del segnale su ogni traccia in una coppia LVDS si verifichino nello stesso istante al ricevitore. Finché le due oscillazioni del segnale si incrociano, il segnale può essere recuperato sul ricevitore.

Eliminare la distorsione è fondamentale per garantire che i componenti LVDS possano respingere il rumore dalla EMI ambientale, ma presta attenzione ai requisiti di corrispondenza del ritardo per componenti e scheda. Poiché i componenti LVDS leggono la differenza di tensione tra ciascuna estremità della coppia, qualsiasi rumore di modo comune indotto in una coppia differenziale dovrebbe essere soppresso durante le oscillazioni del segnale su ciascuna traccia, purché non sia presente un'eccessiva conversione di modo.

Lavorare con il giusto software di progettazione può aiutarti a rispettare le linee guida di base per il layout PCB LVDS e le linee guida per il routing LVDS necessarie per l'integrità del segnale. Altium Designer^® include strumenti di layout e un gestore di layer stack avanzato, offrendoti il pieno controllo su tutti gli aspetti del tuo progetto. Ma soprattutto, questi strumenti di progettazione sono integrati con i tuoi strumenti di simulazione, gestione e pianificazione della produzione in un unico programma.

Ora puoi scaricare una versione di prova gratuita di Altium Designer. Avrai anche accesso alle migliori funzionalità di progettazione LVDS richieste dal settore, tutti questi strumenti sono accessibili all'interno di un'unica interfaccia. Anche se ti interessano altri argomenti, come le linee guida per il layout dei PCB SATA, puoi parlare con un esperto Altium oggi stesso per saperne di più.