채널 무결성을 위해 무엇을 규정해야 할까: 고속 링크를 위한 실용적인 체크리스트

Adam J. Fleischer
|  작성 날짜: 2026/04/16 목요일
고속 링크를 위한 채널 무결성 사양: 실무 체크리스트

대부분의 팀은 채널 무결성 문제를 브링업 단계에서 발견합니다. 시뮬레이션에서는 깨끗해 보이던 아이 다이어그램이 실제 벤치에서는 닫히고, 데이터 속도 사양을 충족한다고 평가된 커넥터가 실제 토폴로지에서는 실패하거나, 스택업 변경이 아무도 예산에 반영하지 않았던 마진 손실로 이어지기도 합니다. 이러한 각각의 문제는 신호 무결성(SI) 실패의 형태로 드러나는 사양 실패입니다. 해결책은 채널 무결성을 아키텍처에 영향을 줄 수 있을 만큼 이른 단계에서 측정 가능한 요구사항 집합으로 정의하고, 설계의 모든 단계에서 그 요구사항을 검증하는 것입니다.

핵심 요약

  • 채널 무결성은 무엇보다 먼저 요구사항의 문제입니다. 마진은 토폴로지, 스택업, 인터커넥트 선택에 따라 확보되기도 하고 잃기도 합니다.
  • 리타이머, 리드라이버, 커넥터, 케이블은 각각 채널 예산의 일부를 소모합니다. 링크 마진과 직접 연결되는 IL, RL, 크로스토크, 지터 수치로 이들을 사양화해야 합니다. 
  • 측정 계획은 채널 사양의 일부입니다. 픽스처 전략과 디임베딩은 레이아웃이 확정되기 전에 정의되어야 합니다. 

채널 무결성이 실제로 포괄하는 것

고속 채널은 패키지 브레이크아웃, 비아, 기준면 전이, 트레이스, 커넥터, 케이블, 그리고 그 사이의 모든 능동 신호 보정 요소를 포함해 송신기 핀에서 수신기 핀까지의 전체 전기적 경로를 의미합니다. 채널 무결성이란 그 경로가 전압, 온도, 공정 편차, 실제 인터커넥트 조건 전반에 걸쳐 목표 비트 오류율(BER)을 만족할 수 있는 능력입니다. 토폴로지, 부품, 검증 방법이 모두 이를 뒷받침해야 하며, 결과 또한 재현 가능해야 합니다.

경로상의 모든 요소는 마진 예산의 일부를 소모합니다. 그중 하나라도 사양 정의가 부족하면 문제는 늦게 드러나고, 디버깅 비용은 크게 증가합니다. 이 글에서는 무엇을 사양화해야 하는지, 어떻게 사양화해야 하는지, 그리고 시뮬레이션 결과와 실험실 측정 결과가 일치하도록 부품 공급업체에 무엇을 요구해야 하는지를 이해할 수 있도록 8단계 프로세스를 제시합니다. 또한 각 단계별로 실무적인 체크리스트도 제공합니다.

PCIe 7.0, 800G Ethernet, USB4, Wi-Fi 7이 이러한 요구사항을 어떻게 상위 설계 단계로 끌어올리고 있는지 자세히 보려면 High-Speed Standards Keep Raising the Bar를 참조하세요.

1단계. 실제로 구축하려는 링크를 정의하라

요구사항 문서와 테스트 계획에 포함할 짧은 링크 정의 블록부터 시작하십시오.

링크 정의 체크리스트

  • 표준 및 목표 속도(예: PCIe, Ethernet, USB4 또는 독자 SerDes).
  • 레인 수와 레인 본딩 기대사항.
  • 도달 거리와 토폴로지. 온보드 전용인지, 보드 대 보드인지, 케이블 기반인지, 플라이오버인지.
  • 지연시간 예산(특히 리타이머를 추가할 가능성이 있다면 중요).
  • 예상되는 신호 보정 위치에서의 전력 및 열 제약.
  • 환경 및 기계적 제약(진동, 서비스 접근성).

이러한 결정은 이후의 모든 선택에 대한 요구사항 기준선을 형성합니다. 이를 초기에 확정하고 테스트 계획에도 유지하십시오.

2단계. 레이아웃 시작 전에 예산을 수립하라

채널 예산은 사양의 핵심 골격입니다. 이는 막연한 기대를 스택업, 커넥터 선택, 신호 보정 계획이 실제로 충족할 수 있는 구체적인 수치로 바꿔줍니다.

포함해야 할 예산 항목

  • 삽입 손실(IL) 대 주파수.
  • 반사 손실(RL) 대 주파수.
  • 크로스토크 목표: NEXT, FEXT 및 혼합 모드 지표(사용하는 경우).
  • 스큐 예산: 유리 섬유 직조(glass weave)와 커넥터 기여분 포함.
  • 모드 변환 목표 공통 모드 에너지가 종종 EMI로 나타나기 때문입니다.
  • 지터 예산 가정 및 등화가 얼마나 회복할 것으로 기대하는지.

요구사항을 예산 항목과 기준면으로 표현할 수 없다면, 이를 깔끔하게 검증할 수도 없습니다.

3단계. 리타이머: CDR이 필요할 때 무엇을 사양화할 것인가

클록 및 데이터 복구(CDR)가 필요할 때 리타이머는 채널 내 리셋 지점을 제공합니다. 리타이머는 신호의 깨끗한 버전을 다시 전송하여, 등화만으로는 회복할 수 없는 마진을 복원합니다. 하지만 이러한 기능에는 설계 제약이 따르므로 이를 사전에 사양으로 정의해야 합니다.

리타이머 사양 체크리스트

  • 지원 데이터 속도 및 프로토콜.
  • 레인 수와 레인 매핑 유연성.
  • 지연시간(전형값 및 최악값).
  • 지터 허용도와 지터 전달 특성(장치가 지터를 어떻게 필터링하거나 통과시키는지).
  • 등화 동작 및 제어: 고정 프리셋인지 적응형 동작인지, 그리고 이를 어떻게 설정하고 모니터링하는지.
  • 전력 상태 및 열 특성.
  • 필요한 경우 기준 클록 요구사항.
  • 신호 경로 요구사항: AC 커플링 기대사항, 패키지 이스케이프 제약, 라우팅 가이드.
  • 모델 제공 여부: 해당되는 경우 IBIS-AMI, 그리고 레퍼런스 설계 및 평가 자료.

주목할 만한 리타이머

Broadcom BCM85667은 5nm 공정의 16레인 PCIe Gen 6 및 CXL 3.1 리타이머로, 64 GT/s PAM4에서 동작합니다. 해당 product brief에는 지원 데이터 속도, 바이퍼케이션 옵션, EQ 제어, 풋프린트 호환성이 문서화되어 있습니다. 이것이 바로 검토 대상 리타이머에 대해 기대해야 할 사양 상세 수준입니다.

4단계. 리드라이버: 선형 EQ를 원할 때 무엇을 사양화할 것인가

리드라이버는 선형 등화와 출력 신호 보정을 제공합니다. 클록 복구는 수행하지 않습니다. 이러한 트레이드오프는 일반적으로 더 낮은 지연시간과 더 단순한 통합을 의미하지만, 심하게 열화된 채널을 복구하는 능력은 더 제한적입니다. 

리드라이버 사양 체크리스트

  • 지원 데이터 속도 및 대역폭.
  • 등화 범위 및 스텝 크기.
  • 출력 스윙 범위 및 플랫 게인 제어.
  • 노이즈 및 선형성 특성, 특히 신호와 함께 노이즈도 증폭될 가능성이 있는 경우.
  • 입력 감도 및 공통 모드 처리.
  • 구성 인터페이스 및 텔레메트리.
  • 패키지 및 이스케이프 제약.
  • 모델 제공 여부 및 레퍼런스 레이아웃 가이드.

주목할 만한 리드라이버

Diodes의 PI3EQX32908ZRIEX 는 8채널 PCIe 5.0 선형 리드라이버로, 5~32Gbps를 지원하며 채널별 프로그래머블 EQ, 출력 스윙, 플랫 게인 제어 기능을 제공합니다. 또한 SAS4 및 CXL 프로토콜도 지원합니다. 

5단계. 채널 구성요소로서의 커넥터

고속에서는 커넥터와 그 런치 구조가 마진의 과도하게 큰 비중을 차지할 수 있으므로, 다른 어떤 채널 구성요소와 마찬가지로 엄격한 사양 관리가 필요합니다.

Connecting the connector to the printed board.

커넥터 사양 체크리스트

  • 차동 임피던스 목표값 및 허용오차.
  • 체결된 페어와 PCB 런치에 대한 IL 및 RL 대 주파수 특성.
  • 크로스토크 특성과 핀 필드 절연 가이드.
  • 스택 높이 옵션 및 허용오차 누적.
  • 체결 횟수와 기계적 내구성 가정.
  • PCB 풋프린트 및 브레이크아웃 제약.
  • S-파라미터 제공 여부 및 레퍼런스 설계 가이드.
  • 인터페이스 수준의 세컨드 소스 계획.

주목할 만한 커넥터

Molex Mirror Mezz 202828-1506은 404회로, 2.50mm 스택 높이, BGA 부착 마운팅을 갖는 자웅동체형 보드 대 보드 메자닌 커넥터로, 차동 페어당 최대 56Gbps 데이터 속도를 지원합니다. 이 제품은 Mirror Mezz family 전반에서 공유되는 OCP 권장 풋프린트를 사용하므로, 채널 모델과 BOM review에 첨부할 수 있는 S-파라미터 데이터, 풋프린트 문서, 유통업체 가시성을 제공합니다. 

6단계. 케이블과 플라이오버: 채널 확장을 사양화하라

구리 케이블 어셈블리와 능동 광 플라이오버는 모두 온보드 트레이스가 제공할 수 있는 범위를 넘어 채널 도달 거리를 확장하지만, 해결하는 문제는 서로 다릅니다. 구리 케이블은 임피던스, 차폐, 굽힘 반경 제약을 갖는 전송선로로 동작합니다. 반면 광 플라이오버는 유전체 손실을 완전히 우회하지만, 전기-광 변환, 전력, 열, 지연시간 측면의 고려사항을 새로 도입합니다. 링크 예산에 필요한 접근 방식을 사양화하고, 고려하는 대체안에 대해 동등 성능이 무엇을 의미하는지도 정의하십시오.

케이블 사양 체크리스트

  • 차동 임피던스 및 스큐.
  • 양 끝단 전이를 포함한 IL 및 RL 대 주파수 특성.
  • 차폐 효과 및 접지 방식.
  • 굽힘 반경 및 스트레인 릴리프 제약.
  • 체결 횟수 요구사항 및 서비스 접근성.
  • 해당되는 경우 수동형 대 능동형 동작. 광 플라이오버의 경우 파장, 광 전력 예산, 지연시간, 레인당 전력 소비를 사양화하십시오.
  • 인증 요구사항 및 승인된 케이블 목록.

주목할 만한 능동 광 플라이오버 어셈블리

Samtec ECUO-B04-14-015-0-2-1-2-01 (FireFly ECUO)은 채널당 28Gbps의 4채널 풀 듀플렉스 트랜시버 또는 채널당 16Gbps의 12채널 송신기/수신기로 제공되는 능동 광 플라이오버 어셈블리입니다. OM3 멀티모드 광섬유 사용 시 최대 100m까지 도달할 수 있습니다. 이 제품은 PCB 트레이스 손실을 완전히 우회하며, Samtec's copper flyover assemblies와 동일한 마이크로 커넥터 시스템을 사용하므로 광과 구리 사이를 전환해도 풋프린트는 동일하게 유지됩니다. 

7단계. 저손실 재료와 구리: 스택업을 사양에 포함하라

더 높은 대역폭의 링크에서는 스택업이 제어 가능한 설계 입력값이어야 합니다. 채널 사양에는 재료 목표값과 허용 범위를 포함해야 하며, 구리 표면 거칠기와 공정 능력에 대해 어떤 가정을 하고 있는지도 명시해야 합니다.

재료 및 스택업 사양 체크리스트

  • 관련 주파수에서의 Dk 및 Df 목표값과 허용 가능한 변동 범위.
  • 도체 손실이 제한 요인일 때의 동박 프로파일 가정.
  • 긴 차동 구간에서의 유리 섬유 직조 및 스큐 리스크 제어.
  • 환경 조건이나 조립 프로파일이 까다로운 경우 Tg, Td, Z축 CTE.
  • 제조업체 공정 능력 가정: 드릴 종횡비, 정합도, 비아 필, 적층 사이클.
  • 적층 재료 시스템을 고정하고, 어떤 대체도 반드시 명시적 검토를 거치도록 하십시오.

주목할 만한 저손실 적층재

Panasonic의 MEGTRON 7Isola의 I-Tera MT40은 고속 디지털 채널에 사용되는 대표적인 초저손실 및 저손실 라미네이트 제품군입니다. 어떤 라미네이트를 선택하든, 이들 제품을 기준점으로 삼아 원하는 요소를 판단하세요. 즉, 안정적인 전기적 데이터, 공정 가이드, 그리고 제작 노트에 명확히 고정할 수 있는 분명한 제품 식별성이 필요합니다.

8단계. 측정 계획: 상관관계를 목표로 설정하기

측정 계획에는 기준면, 픽스처, 교정, 디임베딩이 명확히 정의되어 있어야 하며, 그래야 시뮬레이션 결과와 벤치 측정 데이터를 모호함 없이 비교할 수 있습니다. IEEE 370-2020은 이 작업을 위한 실용적인 기준으로, 50GHz까지의 PCB 및 인터커넥트 특성 평가를 위한 데이터 품질, 픽스처 고려사항, 디임베딩을 다룹니다.

측정 계획 체크리스트

  • 무엇을 측정할 것인가: 임피던스 프로파일용 TDR, 인터커넥트 구간용 VNA S-파라미터, 그리고 지정된 지점에서의 아이 패턴 또는 지터.
  • 어디에서 측정할 것인가: 기준면을 정의하고 이름을 지정합니다.
  • 어떻게 교정할 것인가: 교정 방법과 추적성을 명시합니다.
  • 어떻게 디임베딩할 것인가: 보유한 픽스처와 도구로 실행 가능한 방법을 선택합니다.
  • 어떻게 상관관계를 맞출 것인가: 시뮬레이션과 측정 간 정렬에 대한 허용 기준을 정의합니다.

주요 측정 플랫폼

Keysight PNA-X 네트워크 분석기는 900Hz부터 최대 67GHz까지(모델에 따라 다름)의 주파수 범위를 지원하며, 다중 내부 소스, S-파라미터 및 노이즈 수신기, 그리고 인터커넥트 특성 평가 및 디임베딩을 위한 Keysight의 PLTS 소프트웨어와의 호환성을 제공합니다. 

워크플로에서 Octopart의 역할

채널 무결성 관련 부품은 실제 대체품이 적은 경우가 많습니다. 커넥터 제품군, 특수 신호 컨디셔닝 IC, 특정 케이블 어셈블리는 빌드를 지연시키는 핵심 부품이 될 수 있습니다. 설계 변경이 아직 가능한 단계에서 OctopartBOM Tool을 사용해 다음 세 가지를 서로 연결해 두세요:

  • 부품 번호와 최신 라이프사이클 상태.
  • 지원 자료: 데이터시트, 모델, 레퍼런스 설계.
  • 풋프린트와 인터페이스가 고정되기 전에 검토할 수 있는 대체 제품 및 공급업체 옵션.

채널 모델에 실제 부품 데이터를 더 일찍 반영할수록, 레이아웃 단계까지 남아 있는 가정은 줄어듭니다. 커넥터 S-파라미터 파일, 리타이머 제품 브리프, 또는 라미네이트의 Dk/Df 표는 임시 부품과 나중에 확정하겠다는 계획보다 훨씬 더 가치가 있습니다. Octopart는 설계가 아직 유연하여 발견한 내용을 반영할 수 있을 때, 가용성을 확인하고 데이터시트를 가져오며 라이프사이클 상태를 검증할 수 있는 편리한 단일 창구를 제공합니다.

리-스핀을 방지하는 규율

채널 무결성은 아키텍처, 스택업, 인터커넥트 선택 단계에서 내리는 일련의 결정들을 통해 구축되며, 이후 레이아웃 전후에 시뮬레이션, 측정, 상관관계 검증을 통해 확인됩니다. 이 모든 과정을 관통하는 핵심은 동일합니다. 필요한 것을 정의하고, 이를 수치로 명시하며, 그 수치를 뒷받침하는 데이터를 제공하는 부품을 선택하고, 레이아웃이 고정되기 전에 측정 계획을 작성하는 것입니다. 이를 일관되게 수행하는 팀이야말로 리-스핀을 피하는 팀입니다.

작성자 정보

작성자 정보

Adam Fleischer is a principal at etimes.com, a technology marketing consultancy that works with technology leaders – like Microsoft, SAP, IBM, and Arrow Electronics – as well as with small high-growth companies. Adam has been a tech geek since programming a lunar landing game on a DEC mainframe as a kid. Adam founded and for a decade acted as CEO of E.ON Interactive, a boutique award-winning creative interactive design agency in Silicon Valley. He holds an MBA from Stanford’s Graduate School of Business and a B.A. from Columbia University. Adam also has a background in performance magic and is currently on the executive team organizing an international conference on how performance magic inspires creativity in technology and science. 

관련 자료

관련 기술 문서

홈으로 돌아가기
Thank you, you are now subscribed to updates.