PCB 레이아웃에서의 DFM

Zachariah Peterson
|  작성 날짜: 유월 23, 2022  |  업데이트 날짜: 구월 2, 2024
PCB 레이아웃에서의 DFM

보드를 제작하는 것은 레이어 스택과 재료 선택에 대한 제조 공정을 준수하는 것을 의미합니다. 어느 시점에서 PCB의 연결을 설계해야 하며, 이러한 연결도 제조 가능성을 보장하기 위해 특정 요구 사항을 갖습니다. 이 DFM 속성 코스의 이 섹션에서는 PCB의 전도성 요소에 대한 기본적인 DFM 제약 조건과 DFA를 위한 표면 실크스크린/솔더 마스크 레이어의 개발을 살펴보겠습니다.

PCB 레이아웃에서 성공적인 DFM은 중요한 DFM 제약 조건을 고려하여 설계 규칙을 설정함으로써 시작됩니다. 아래에 표시된 DFM 규칙은 대부분의 제조업체에서 찾을 수 있는 현대적인 설계 능력을 반영합니다. PCB 설계 규칙에서 설정한 한계가 이러한 한계를 위반하지 않도록 하여 대부분의 표준 설계 제한 사항을 준수할 수 있도록 해야 합니다.

PCB 레이아웃 전략 수립

재료 선택을 마친 지금, PCB 레이아웃의 구체적인 세부 사항에 대해 깊이 파고들 때입니다. 개별 엔지니어링 워크플로우는 설계자마다 다를 수 있지만, 보드를 제조 준비 100% 완료 상태로 고려하기 위해 정밀한 DFM 요구 사항을 고려해야 하는 주요 설계 고려 사항이 여러 가지 있습니다. 다음 섹션에서는 SMT 및 스루홀 사양, 실크스크린 문서화, 솔더 마스크 적용 등을 포함하여 PCB 레이아웃을 전략화하는 구체적인 사항을 배우게 됩니다.

비아 크기 및 여유 공간 요구 사항

전문 디자이너들은 두 레이어에 라우팅이 있는 다층 PCB를 사용하는데, 이는 비아 사용을 필요로 합니다. 비아는 모든 PCB 설계의 핵심 부분이며 레이어 간에 전기 전류를 전달하는 역할을 합니다. 도금된 스루홀 비아를 설계할 때는 홀 직경과 비아 길이 사이에 8:1의 종횡비를 유지하는 것이 권장됩니다. 아래 표는 표준 드릴 크기(밀 단위) 세트를 보여줍니다:

드릴 번호

홀 크기 (밀)

완성 홀 크기 (밀)

70

28

25

65

35

32

58

42

39

55

52

49

53

595

56

44

86

83

⅛”

125

122

24

152

149

 

표준 비아는 인접 도체로부터 최소한의 클리어런스를 유지해야 합니다. 클리어런스는 제작소의 특정 가공 능력뿐만 아니라 특정 유형의 PCB(예: 고전압 보드)에 필요한 특정 클리어런스 요구 사항에 따라 달라질 것입니다. 비아 간 클리어런스는 비아의 허용 밀도를 제한할 것이며, 일반적인 드릴 홀 벽에서 드릴 홀 벽까지의 클리어런스는 10밀(mils)까지 클 수 있습니다. 이러한 요구 사항은 층 간 연결을 라우팅하는 밀도뿐만 아니라 평면이나 다각형을 결합할 때 스티칭 비아의 밀도를 제한할 것입니다.

스루홀 또는 SMD?

스루홀 구성 요소 또는 표면 실장 장치(SMD)를 선택하는 것은 전체 비용과 제조 시간에 직접적인 영향을 미칩니다. 현대 보드 디자인의 경우 SMD를 사용하는 것이 권장되며, 이는 더 빠른 보드 제작 시간과 더 높은 신뢰성을 결과로 합니다. 현대 디자인에 필요한 대부분의 구성 요소는 SMD 구성 요소로 제조됩니다. 예외는 종종 SMD 또는 스루홀 구성 요소로 제공되는 커넥터를 포함합니다. 디자인에서 생산 비용을 낮게 유지하고 최소한의 솔더 패스가 필요하도록 하기 위해, 두 종류의 구성 요소가 동일한 디자인에 혼합되어 있는 경우에도 한 층에만 배치하는 것이 바람직합니다.

링은 일반적으로 원하는 패드 직경과 해당 드릴 직경 사이의 차이로 정의되지만, 이는 완전히 정확하지 않습니다. 방금 언급한 고전적 정의는 비아에 대한 착륙 패드를 언급하는 것입니다. 실제로 링은 비아 착륙 패드 크기와는 매우 다릅니다; 이는 드릴로 구멍을 뚫은 후 에칭하고 구리로 도금한 후 남은 구리 링을 의미합니다. 제조 중 이동으로 인해 드릴이 항상 패드의 정중앙에 완벽하게 맞지 않습니다. 결과적으로 드릴이 약간 중심에서 벗어날 수 있으며, 이로 인해 비아 홀 주위에 일부 구리가 남게 됩니다.

PCB annular ring

위의 이미지에서, 완벽하게 제작된 비아의 링 폭이 다음 공식을 따른다는 것을 볼 수 있습니다:

링 폭 = (패드의 지름 - 홀의 지름) / 2

보드가 IPC 신뢰성 표준을 준수하도록 하려면, 패드 지름은 비아 드릴 홀 지름보다 8 밀(IPC 클래스 2) 또는 10 밀(IPC 클래스 3) 더 커야 합니다. 이는 완성된 비아 주변에 거의 항상 어느 정도의 링이 있도록 보장하는 보수적인 한계입니다.

비아 종횡비

비아의 종횡비는 비아의 깊이와 도금을 적용한 후의 드릴 홀 지름 사이의 비율입니다. 이러한 구조의 고수율 제작을 보장하기 위해 비아의 종횡비를 충분히 낮게 유지해야 합니다. 마이크로비아를 사용하는 HDI PCB와 같은 더 고급 디자인의 경우, 종횡비 한계가 매우 작아져 1:1이나 그보다 작을 수 있습니다. PCB 레이아웃에 비아를 추가하기 시작하기 전에 제조업체의 능력을 확인하세요. PCB 디자인 규칙 내에서 비아 크기에 대한 한계를 설정할 수 있습니다.

PCB aspect ratio

 

비아-인-패드 및 마이크로 비아

연결 밀도가 매우 높아지는 경우, 예를 들어 미세 피치를 가진 BGA에서는, 컴포넌트의 착륙 패드에 직접 비아를 배치할 수 있습니다. 비아 인 패드 디자인은 비아를 연결 착륙 패드로부터 일정 거리 떨어뜨려 배치할 필요가 없기 때문에 컴포넌트를 가까이 배치할 수 있게 합니다. 비아 인 패드 디자인은 전도성 또는 비전도성 에폭시로 일부 채운 후, 내부 비아 구조를 보호하기 위해 캡핑 및 도금 처리가 필요합니다.

비아 인 패드는 기계적 드릴링이 여전히 가능한 경우, 그 한계가 8밀까지 작을 수 있는, 관통 홀 비아와 함께 사용됩니다. 컴포넌트 밀도가 극도로 높을 때는, 내부 레이어에 연결을 만들기 위해 HDI 디자인 기술이 필요합니다. 이것은 우리의 다른 전자책에서 논의된 더 고급 주제입니다.

비아를 텐트 처리해야 하나요?

텐티드 비아(tented via)는 표면 층이 솔더마스크로 덮여 구리가 노출되지 않는 표준 비아입니다. 일반적으로 작은 비아(12mil 이하)를 텐티드로 정의합니다. 큰 비아는 솔더 마스크로 텐팅하기 전에 캡 및 채우기 작업이 필요할 수 있습니다. 비아를 텐팅하는 이유는 다양하며, SMD 구성 요소의 착륙 패드에 매우 가까울 때 텐팅하는 것이 좋습니다. 아래 예시는 SMD 구성 요소의 솔더 패드 은행과 비아 사이의 근접성으로 인해 텐팅을 적용해야 하는 한 경우를 보여줍니다. 이 경우, 비아가 텐팅되지 않으면 솔더가 이를 통해 보드 뒷면으로 흘러 들어가 단락을 일으킬 수 있습니다.

PCB tented via

조립 문제가 있음에도 불구하고 비아를 텐팅하지 않을 이유가 있을 수 있습니다. 예를 들어, 특정 비아를 테스트 포인트로 사용하는 것이 바람직한 경우, 프로브로 접근할 수 있어야 하므로 해당 비아에서는 솔더 마스크를 제거해야 합니다. 테스팅에 대해서는 이 시리즈의 다음 장에서 더 자세히 논의될 것입니다.

블라인드 및 버리드 비아

스루홀과 유사하게, 맹점 및/또는 매립 비아(BBV)는 하나 이상의 층을 연결하는 구멍입니다. 이 과정에서 맹점 비아는 외부 층 중 하나를 하나 이상의 내부 층과 연결하지만 양쪽 외부 층 모두와는 연결하지 않으며, 매립 비아는 하나 이상의 내부 층을 연결하지만 외부 층과는 연결하지 않습니다. 아래 이미지는 맹점 및 매립 비아가 있는 6층 PCB의 예시 단면도를 보여줍니다:

PCB blind buried vias

제조업체가 모든 가능한 맹점 및 매립 비아 조합을 제작할 수 있다고 가정하지 마십시오. 기계적으로 드릴링된 맹점 및 매립 비아는 성공적인 제작을 보장하기 위해 특정 층에 설정되어야 하며, 임의의 층 쌍에 배치될 수 없습니다. PCB 레이아웃에서 맹점 및 매립 비아 사용에 대한 지침을 얻기 위해 먼저 제조업체에 연락하십시오.

트레이스 줄이기

어떤 경우에는 구성 요소의 착륙 패드로 라우팅하기 위해 트레이스를 줄여야 할 필요가 있습니다. 줄인 트레이스(때로는 넥다운이라고 함)는 패드에 연결되며 패드에서 최소 0.010인치 떨어진 곳에서 시작하여 큰 트레이스 폭으로 점차 넓어집니다.

제어 임피던스 트레이스의 경우, 고속 설계에 필요한 경우, 네킹(necking)을 적용하는 것은 일반적으로 나쁜 생각입니다. 이는 임피던스 편차를 생성하기 때문입니다. 대신, 더 작은 폭을 유지해야 할 경우 더 얇은 레이어를 사용하세요. 이러한 설계의 구성 요소는 어쨌든 더 작은 착륙 패드를 가질 경향이 있으므로, 스택업과 트레이스가 적절하게 크기가 조정되면 네킹이 필요하지 않습니다.

PCB trace neck down

구성 요소 배치 및 방향 설정

선호하는 구성 요소 유형을 확립한 후, 이제 보드에 부품을 효율적으로 배치하고 방향을 결정할 시간입니다. 이 과정은 보드 레이아웃에서 사용 가능한 공간을 어떻게 활용할지에 큰 영향을 미치며, 설계 과정에서 가장 도전적인 단계 중 하나일 수 있습니다. 아래에서는 구성 요소 배치를 제조 가능하고 특정 설계 요구 사항을 충족할 수 있도록 최적화하는 방법에 대한 구체적인 권장 사항을 찾을 수 있습니다.

구성 요소 배치 및 방향 설정의 구체적인 사항에 들어가기 전에, 몇 가지 일반적인 지침을 염두에 두어야 합니다:

  • I/O가 있는 구성 요소와 유사한 풋프린트를 같은 방향으로 배향하세요.
  • 가능하다면 모든 SMT 구성 요소를 보드의 같은 쪽에 배치하고, 혼합된 경우(있을 경우) 모든 스루홀 구성 요소를 보드의 상단에 배치하세요.
  • 혼합 기술 구성요소(SMT 및 PTH)를 사용할 때, 제조업체는 하단 구성요소를 배치하기 위해 추가적인 솔더 공정을 요구할 수 있습니다.
  • 모든 랜드를 단 하나의 트레이스로 종료해야 합니다.
  • 장치 아래에 칩을 지정하면 검사, 재작업 및 테스트가 더 어려워질 수 있습니다.
  • 어셈블리의 웨이브 솔더 측에 사용되는 모든 구성요소는 먼저 제조업체에 의해 솔더 목욕에 담그는 것이 승인되어야 합니다.

이 장에서 제시된 정보를 바탕으로, 이제 기본 제조 요구 사항을 충족하기 위해 구성요소 배치 및 방향 설정 과정을 시작할 준비가 되었습니다. 이제 설계가 완성 단계에 접어들었으므로, 다음 장에서 테스트 포인트 요구 사항을 구성함으로써 보드 레이아웃 과정을 마무리할 시간입니다.

디자인을 시작할 준비가 되었고 PCB 레이아웃에 대한 모든 DFM 요구 사항을 충족하고 싶다면, Altium Designer®의 디자인 및 레이아웃 기능을 사용하세요. 디자인이 철저한 디자인 검토 및 제조를 위해 준비되면, 팀은 Altium 365™ 플랫폼을 통해 실시간으로 공유하고 협업할 수 있습니다. 디자인 팀은 Altium 365를 사용하여 제조 데이터, 프로젝트 파일, 디자인 검토를 안전한 클라우드 플랫폼 및 Altium Designer에서 공유할 수 있습니다.

Altium Designer와 Altium 365로 가능한 것의 표면만 긁어냈습니다. 오늘 Altium Designer + Altium 365의 무료 체험을 시작하세요.

작성자 정보

작성자 정보

Zachariah Peterson은 학계 및 업계에서 폭넓은 기술 분야 경력을 가지고 있으며, 지금은 전자 산업 회사에 연구, 설계 및 마케팅 서비스를 제공하고 있습니다. PCB 업계에서 일하기 전에는 포틀랜드 주립대학교(Portland State University )에서 학생들을 가르치고 랜덤 레이저 이론, 재료 및 안정성에 대한 연구를 수행했으며, 과학 연구에서는 나노 입자 레이저, 전자 및 광전자 반도체 장치, 환경 센서, 추계학 관련 주제를 다루었습니다. Zachariah의 연구는 10여 개의 동료 평가 저널 및 콘퍼런스 자료에 게재되었으며, Zachariah는 여러 회사를 위해 2천여 개의 PCB 설계 관련 기술 문서를 작성했습니다. Zachariah는 IEEE Photonics Society, IEEE Electronics Packaging Society, American Physical Society 및 PCEA(Printed Circuit Engineering Association)의 회원입니다. 이전에는 양자 전자 공학의 기술 표준을 연구하는 INCITS Quantum Computing Technical Advisory Committee에서 의결권이 있는 회원으로 활동했으며, 지금은 SPICE 급 회로 시뮬레이터를 사용하여 광자 신호를 나타내는 포트 인터페이스에 집중하고 있는 IEEE P3186 Working Group에서 활동하고 있습니다.

관련 자료

관련 기술 문서

홈으로 돌아가기
Thank you, you are now subscribed to updates.