실크 투 솔더 마스크 클리어런스: 추가해야 할 PCB 설계 규칙

Bil Herd
|  작성 날짜: 칠월 31, 2020  |  업데이트 날짜: 십일월 13, 2020
실크 투 솔더 마스크 클리어런스: 추가해야 할 PCB 설계 규칙

Altium 20을 처음 사용해 보았을 때, 기본적으로 제공되는 설계 규칙 검사(DRC)가 "표준" 인쇄 회로 기판(PCB) 제작 방법을 거의 모두 커버하고 있다는 사실에 깊은 인상을 받았습니다. Altium Designer는 기본적으로 "10 mil" 규칙을 사용하는데, 이는 구리 트랙의 표준 간격과 너비가 10 mils임을 의미합니다. 더욱이, 대부분의 다른 간격도 기본적으로 10 mils로 설정됩니다. 이는 트랙 대 트랙, 패드 대 트랙, 스루홀 대 다른 패드나 비아 등 거의 모든 것을 포함합니다. 예외는 실크 대 솔더 마스크 간격과 패드 주변의 솔더 마스크 확장 간격으로, 둘 다 기본적으로 4 mils로 설정됩니다.

새로운 설계를 시작한다는 것은 회로 기판에 중요한 PCB 설계 규칙을 선택하는 것을 의미합니다. 이 규칙 세트는 PCB 제작 회사에서 지원하며 엔지니어가 기능적인 회로 기판을 설계하는 데 도움을 줍니다. 기본 10 mil 규칙에 대한 예외가 존재하며, 특히 밀도와 복잡성이 증가함에 따라 완전히 다른 설계 규칙 세트가 존재할 수 있습니다. 예를 들어, Ball Grid Array (BGA) 풋프린트를 가진 집적 회로(IC) 아래 영역과 같은 지역에서는 완전히 다른 설계 규칙 세트가 존재할 수 있습니다.

밀도가 증가하거나 신호 에지 속도가 증가함에 따라, 이러한 규칙들이 다른 단위와 복잡성 수준으로 나열되는 것은 드문 일이 아닙니다.

PCB 설계 규칙은 제조 능력과 일치해야 합니다

저는 주로 "6 밀 규칙"을 사용하여 온라인 주문 절차를 통해 PCB 제조업체를 통해 빠르고 작은 디자인을 진행하는 편입니다. 새로운 PCB를 설정할 때, 사용하고자 하는 PCB 제조업체의 범위와 PCB 제조 예산 추정치를 결정하게 됩니다.

규칙 세트와 제조업체 유형이 결정되면, 제조 능력을 검토하고 Altium Designer가 이해할 수 있는 규칙이나 정책으로 변환해야 합니다. 종종 저는 해당 업체의 능력을 거의 줄마다, 통계마다 대표하는 일반적인 "x 밀 규칙" 규칙 세트뿐만 아니라 업체별 규칙 세트를 만들곤 합니다.

물건이 더 복잡해짐에 따라, 우리는 그것들이 나타내는 제작상의 타협과 규칙 세트를 적응시키는 방식으로 대응합니다. 이러한 경우에 제작 과정을 이해하는 것이 유용합니다. 예를 들어, 보드의 중앙이 드릴과 구리 사이의 정렬이 가장 좋은 곳일 수 있어 규칙을 더 유연하게 적용할 수 있습니다. 다른 방식으로 생각해보면, 규칙을 유연하게 적용하고 제작 능력을 밀어붙여야 하는 경우에는 가능한 성공 확률을 통계적으로 높이는 것이 최선입니다.

기본 설계 규칙이나 IPC 표준으로 정의된 전형적인 도체 간 클리어런스 외에도, 조립 결함을 유발하지 않으면서 밀도를 높여야 할 때 고려해야 할 다른 클리어런스가 있습니다. 이러한 클리어런스는 많은 설계자들이 단순히 기본값을 사용하는 솔더 마스크(또는 "솔더 레지스트")와 실크 스크린을 포함합니다. 대신, Altium Designer가 불필요한 오류를 발생시키지 않도록 몇 가지 사용자 정의 값을 설정하세요.

솔더 마스크 슬리버

매우 고밀도 설계를 작업하면서 패드 클리어런스가 매우 타이트해지기 시작하면, 패드 사이에 남아 있는 솔더 마스크 슬리버를 단순히 제거할 수 있는 영역을 정의하는 것이 좋습니다. 구성 요소의 패드 주변에 솔더 저항 확장이 정의된 경우, 마스크 개구부가 겹치면 패드 사이에 남아 있는 솔더 마스크가 이미 제거됩니다. 이는 신뢰성 있게 제작하기에 너무 작은 남은 솔더 마스크 슬리버를 자동으로 제거하는 데 도움이 됩니다.

Solder mask sliver PCB design rules

이 규칙은 특정 패드 클래스, 특정 네트, 심지어 특정 풋프린트 사이의 솔더 스톱 마스크 슬리버를 관리하는 간단한 방법을 제공합니다. 예를 들어, 위 이미지에서, 1206 풋프린트와 모든 패드 사이의 최소 솔더 마스크 슬리버에 대한 제약을 설정했습니다. 다른 레이어, 다른 패드 클래스 사이에 개별 규칙을 적용할 수 있고, 그 이상도 가능합니다.

솔더 마스크 확장

규칙을 구부리는 또 다른 예는 고밀도 핀과 패드 주변의 솔더 마스크 확장을 줄여서 핀/패드 사이에 충분한 솔더 마스크가 남아 솔더 댐으로 작용하여 조립 중 솔더 브리지를 방지할 수 있도록 하는 것입니다. 이것은 분명히 타협점이며, 이제 솔더 저항의 미등록에 대한 여지가 줄어들어 솔더링 가능성이나 솔더 브리지의 가능성에 영향을 줄 수 있습니다.

구성 요소의 패드에 대한 솔더 스톱 마스크 확장은 PCB 풋프린트 및 라이브러리를 생성할 때 정의할 수 있습니다. 그러나 PCB 설계 규칙을 따르도록 솔더 마스크를 설정할 수도 있으며, 설정한 값은 자동으로 구성 요소에 적용됩니다. 아래 이미지는 비아가 아닌 모든 노출된 도체에 솔더 마스크 확장이 양층에 적용되는 것을 보여줍니다. 상단 및 하단 층에 다른 규칙을 적용할 수도 있습니다.

Solder mask expansion PCB design rules

특정 구성 요소에 대해 특정 솔더 저항 개구부를 설정하려는 경우, 이를 PCB 풋프린트에서 하는 것이 가장 쉽다는 점을 유의하세요. 원하는 경우 특정 구성 요소의 특정 패드에 이를 적용할 수 있습니다. 또한 특정 네트에 대한 규칙을 설정할 수 있으며, 이는 해당 네트의 패드에 솔더 마스크 확장 값을 적용합니다.

실크 투 솔더 마스크 클리어런스

걱정하지 않아도 되는 것들이 있습니다. 실크 스크린이 맨 구리와 겹치는 경우, 겹치는 부분은 일반적으로 인쇄되지 않습니다(팹 하우스에 따라 다름); 제 팹 하우스는 보통 맨 구리를 맨 구리로 만듭니다. 결과는 보통 보드의 전기적 기능에 해를 끼치지 않지만, "실크스크린된" 텍스트는 읽기 어렵거나 불가능할 수 있습니다.

디자인의 밀도를 더욱 증가시키고 조립을 돕기 위해, 실크와 솔더 마스크 간의 여유 공간 규칙을 수정할 수도 있습니다. 아래 이미지는 PCB 규칙 및 제약 조건 편집기에서 실크와 솔더 스톱 마스크 간의 여유 공간을 정의하는 방법을 보여줍니다. "Check Clearance To Exposed Copper"을 선택하여 노출된 구리 요소(예: 패드)까지의 최소 여유 공간을 정의하기만 하면 됩니다. 솔더 마스크 개구부 가장자리까지의 여유 공간을 정의하려면 "Check Clearance To Solder Mask Openings"을 선택하고 원하는 여유 공간 값을 설정하십시오.

Silk to solder mask clearance

위 이미지에서, 실크와 솔더 마스크 간의 여유 공간은 상단 오버레이 레이어에 대해 2mil로 정의되어 있습니다; 하단 오버레이에 규칙을 추가하고 싶다면 실크와 솔더 저항 간의 여유 공간에 대한 두 번째 PCB 디자인 규칙을 생성하기만 하면 됩니다. 이는 패드에 대해서만 정의되어 있습니다(IsPad 쿼리에서 제공됨), 하지만 우리는 이 규칙을 패드 클래스, 패드 클래스와 레이어 동시에, 또는 모든 객체에 적용할 수도 있습니다. 이를 통해 디자인에서 어떤 실크-객체 여유 공간을 받아들일 수 있는지를 조절할 수 있습니다. 최종 결과는 Altium Designer가 구성 요소 패드의 맨 구리 위에 텍스트가 겹치는 모든 인스턴스의 목록을 생성할 것입니다.

이제 누군가가 기판 전체에 노출된 패드와 비아 위에 실크 스크린된 텍스트를 자동으로 옮기는 기능을 발명하기만 한다면. >:/

복잡한 회로 기판을 설계할 때 종합적인 PCB 설계 도구 세트가 필요하다면, Altium Designer®를 시도해 보세요. 다음 회로 기판에 사용자 정의 및 표준 PCB 설계 규칙을 적용할 수 있으며, 실크에서 솔더 마스크 클리어런스 및 기타 중요한 제작 규칙을 포함합니다. Altium이 다음 PCB 설계에서 어떻게 도움을 줄 수 있는지 더 알고 싶으신가요? Altium의 전문가와 대화해 보세요 그리고 설계 결정을 쉽고 자신 있게 내리는 방법에 대해 더 알아보세요.

작성자 정보

작성자 정보

Bil Herd is a seasoned technology executive and systems architect with expertise in computer systems design, enterprise networking, and ASIC/FPGA development. He has designed scalable multi-state WANs and high-security systems, pioneering traffic models that prefigured modern MPLS networks. With a strong background in e-business integration and security, Bil has driven innovations supporting robust e-commerce and advanced business technology solutions.

관련 자료

관련 기술 문서

홈으로 돌아가기
Thank you, you are now subscribed to updates.