シルクからはんだマスクまでのクリアランス:追加する必要があるPCB設計ルール

Bil Herd
|  投稿日 2020/07/31, 金曜日  |  更新日 2020/11/13, 金曜日
シルクからソルダーマスクまでのクリアランス:追加する必要があるPCB設計ルール

Altium 20を使い始めたとき、箱から出したそのままで、標準的なプリント基板(PCB)を作る方法に関してほぼ全てをカバーしているデフォルトの設計ルールチェック(DRC)に感銘を受けました。Altium Designerはデフォルトで「10ミル」ルールに設定されており、これは銅のトラックの標準的な間隔や幅が10ミルであることを意味します。さらに、他のほとんどの間隔もデフォルトで10ミルに設定されています。これにはトラック同士、パッドとトラック、スルーホールと他のパッドやビアとの間隔など、想像できるほぼ全てのものが含まれます。例外は、シルクとはんだマスクのクリアランスと、パッド周りのはんだマスクの拡張クリアランスで、どちらもデフォルトで4ミルに設定されています。

新しい設計を始めるということは、回路基板にとって重要なPCB設計ルールを選択することを意味します。このルールセットはPCB製造会社によってサポートされ、エンジニアが機能的な回路基板を設計するのを助けます。デフォルトの10ミルルールには例外が存在し、特に密度や複雑さが増すと、全く異なる設計ルールのセットが存在することがあります。例えば、ボールグリッドアレイ(BGA)フットプリントを持つ集積回路(IC)の下の領域などがそうです。

密度が増加するにつれて、または信号エッジレートが増加するにつれて、これらのルールが他の単位や複雑さのレベルでリストされることは珍しくありません。

PCB設計ルールは製造能力に合わせるべきです

私はよく「6ミルルール」で設計することを好みます。なぜなら、オンライン注文手続きを使用してPCB製造業者を通じて素早く小さな設計を行うからです。新しいPCBの設定をする際には、使用したいPCB製造の範囲とPCB製造予算の見積もりを決定します。

ルールセットと製造業者のタイプが決まったら、製造能力を調べてAltium Designerが理解できるルールやポリシーに翻訳する必要があります。しばしば、そのベンダーの能力をほぼ一行ごと、統計ごとに表す一般的な「xミルルール」ルールセットに加えて、ベンダー固有のルールセットを作成します。

複雑さが増すにつれて、それに応じてルールセットを適応させ、それが表す製造上の妥協点を理解することが重要になります。製造プロセスを理解することは、これらの場合に役立ちます。例えば、ボードの中心部はドリルから銅への登録が最も良好で、ルールをより柔軟に適用できる場所かもしれません。別の見方をすると、ルールを曲げ、製造能力を押し上げる必要がある場合には、可能な限り成功の確率を統計的に高めることが最善です。

デフォルトの設計ルールやIPC基準で定義されている典型的な導体間クリアランスに加えて、組み立て欠陥を生じさせることなく密度を高める必要がある場合に考慮すべき他のクリアランスがあります。これらのクリアランスには、多くの設計者がデフォルト値をそのまま使用することが多い、はんだマスク(または「はんだレジスト」)とシルクスクリーンが関係します。代わりに、Altium Designerが不必要なエラーを引き起こさないように、カスタム値を設定してください。

はんだマスクスリバー

もし非常に高密度の設計を行っていて、パッドのクリアランスが非常にタイトになり始めた場合、パッド間に残るはんだマスクのスリバーを単純に除去できるエリアを定義することが理にかなっています。コンポーネントのパッド周りにはんだ抵抗の拡張が定義されている場合、マスクの開口部が重なっていれば、パッド間に残るはんだマスクはすでに除去されます。これにより、信頼性のある製造が難しい小さすぎるはんだマスクのスリバーを自動的に除去できます。

Solder mask sliver PCB design rules

このルールは、特定のパッドクラス、特定のネット、さらには特定のフットプリント間のはんだストップマスクのスリバーを管理する簡単な方法を提供します。例として、上の画像では、1206フットプリントとすべてのパッド間の最小はんだマスクスリバーに制約を設定しました。異なる層間、異なるパッドクラス間で個別のルールを適用することができます。

はんだマスクの拡張

ルールを曲げる別の例は、高密度のピンやパッドの周りのはんだマスクの拡張を減らし、ピン/パッド間に十分なはんだマスクが残るようにすることです。これにより、はんだダムとして機能し、組み立て中のはんだブリッジを防ぐことができます。これは明らかにトレードオフであり、はんだ抵抗のミスレジストレーションの余地が少なくなり、はんだ付けの可能性やはんだブリッジの可能性に影響を与える可能性があります。

コンポーネントのパッドに対するはんだ抵抗マスクの拡張は、PCBフットプリントやライブラリを作成する際に定義できます。しかし、はんだマスクをPCB設計ルールに従わせることもできます。設定した値は自動的にコンポーネントに適用されます。下の画像は、ビアでない両層の露出した導体にはんだマスク拡張が適用されている様子を示しています。上層と下層で異なるルールを適用することも確かに可能です。

Solder mask expansion PCB design rules

特定のコンポーネントに特定のはんだ抵抗開口部を設定したい場合は、PCBフットプリントでこれを行うのが最も簡単です。必要に応じて、コンポーネントの特定のパッドにこれを適用できます。また、特定のネットに対するルールを設定し、そのネット上のパッドにはんだマスク拡張値を適用することもできます。

シルクからはんだマスクまでのクリアランス

心配する必要がないこともあります。シルクスクリーンが裸の銅と重なる場合、通常は印刷されません(ファブハウスによりますが);私のファブハウスは通常、裸の銅を裸のままにします。結果は通常、ボードの電気的機能に害を及ぼすことはありませんが、「シルクスクリーン印刷された」テキストは読みにくくなるか、読めなくなる可能性があります。

設計の密度をさらに高め、組み立てを支援するために、シルクからはんだマスクまでのクリアランスルールを変更することもできます。下の画像は、PCBルールと制約エディタでシルクからはんだストップマスクまでのクリアランスを定義する方法を示しています。単に「Check Clearance To Exposed Copper」を選択して、パッドのような露出した銅要素への最小クリアランスを定義します。はんだマスクの開口部の端までのクリアランスを定義するには、「Check Clearance To Solder Mask Openings」を選択し、希望のクリアランス値を設定します。

Silk to solder mask clearance

上の画像では、シルクからはんだマスクまでのクリアランスがトップオーバーレイ層に対して2ミルとして定義されています。ボトムオーバーレイにルールを追加したい場合は、シルクからはんだレジストクリアランスに対する第二のPCB設計ルールを作成します。これはパッドに対してのみ定義されています(IsPadクエリで指定されているように)、しかし、パッドクラス、パッドクラスとレイヤーを同時に、またはすべてのオブジェクトに対してルールを適用することもできます。これにより、設計で受け入れることができるシルクからオブジェクトまでのクリアランスをバランス良く設定する能力が得られます。最終的な結果として、Altium Designerはコンポーネントパッド上の裸の銅とテキストが重なるすべてのインスタンスのリストを生成します。

さて、誰かが露出したパッドやボード全体のビアからシルクスクリーンテキストを移動させる自動機能を発明してくれればいいのに。>:/

複雑な回路基板を設計する際に、包括的なPCB設計ツールセットが必要な場合は、Altium Designer®を試してみてください。次の回路基板にカスタムおよび標準のPCB設計ルールを適用できます。これには、シルクからはんだマスクまでのクリアランスやその他の重要な製造ルールが含まれます。Altiumが次のPCB設計でどのように役立つか、もっと知りたいですか?Altiumの専門家に相談して設計上の決定を容易かつ自信を持って行う方法についてもっと学びましょう。

筆者について

関連リソース

関連する技術文書

ホームに戻る
Thank you, you are now subscribed to updates.