Pi. MX8 Project - Layout da Placa Parte 1

Bem-vindo à terceira parte do projeto do módulo de computador de código aberto Pi.MX8! Nesta série de artigos, exploramos o design e os testes de um sistema em módulo baseado em um processador i.MX8M plus da NXP.

Na última atualização, examinamos a estrutura esquemática do módulo e começamos a preparar a colocação preliminar dos componentes. Agora que posicionamos os componentes, temos uma boa ideia da densidade do design e das demandas que isso impõe ao layerstack. Hoje, vamos selecionar um stackup adequado e começar a rotear as primeiras trilhas.

Definindo o layerstack

Com base na colocação dos componentes e em alguns fatores estratégicos, podemos decidir qual tecnologia de PCB e qual layerstack gostaríamos de usar para o design daqui para frente. Vamos dar uma olhada na densidade dos componentes primeiro:

Colocação de componentes lado superior

A colocação preliminar dos componentes revela uma densidade de design moderada. Os componentes ativos estão todos localizados no lado superior da placa, enquanto o lado inferior contém principalmente capacitores de desacoplamento e outros circuitos passivos. O lado inferior da placa é, portanto, relativamente vazio e nos deixa com bastante espaço para roteamento. O objetivo, no entanto, seria alocar esse espaço para recursos adicionais que serão implementados à medida que o módulo Pi.MX8 for destinado a servir como uma plataforma que pode ser atualizada e expandida mediante solicitações específicas.

Colocação de componentes lado inferior

Ao observar a colocação dos componentes próximos aos conectores de placa para placa, notamos que muitos componentes são colocados diretamente sobre os conectores no lado oposto da placa. Se decidirmos usar apenas VIAs padrão que conectam a pilha de camadas inteira de cima para baixo, não podemos colocar nenhum VIA nessas áreas. Para conseguir extrair todos os pinos dos conectores de placa para placa e rotear eficientemente o circuito ativo situado no lado oposto dos conectores, precisamos desenvolver um método que vá além de depender apenas de VIAs passantes. Para isso, precisaremos usar um empilhamento HDI.

Usar um empilhamento HDI facilita a expansão da funcionalidade do módulo em uma fase posterior, pois não precisamos necessariamente usar VIAs passantes para conectar componentes adicionais e, portanto, não temos que interferir tanto no roteamento e na colocação de componentes já estabelecidos.

Para o módulo Pi.MX8, estaremos usando um empilhamento de camadas 2+N+2. Este é um empilhamento do tipo III conforme definido nas normas IPC-2226 e é um dos empilhamentos HDI mais comumente usados.

Este tipo de empilhamento usa dois passos de laminação sequenciais no processo de fabricação para permitir que micro-VIAs conectem as três camadas mais externas. Um VIA enterrado é usado para conectar o núcleo do empilhamento que não faz parte do processo de fabricação sequencial. Os prepregs e a espessura dos prepregs usados neste tipo de empilhamento dependem da capacidade de fabricação do fornecedor de PCB. A espessura escolhida dos prepregs laminados sequencialmente é limitada pela razão de aspecto do micro VIA. Em contraste com VIAs perfurados mecanicamente, micro-VIAs são criados perfurando buracos nos prepregs usando pulsos de laser curtos. Tipicamente, são usados diâmetros de VIA entre 0,08mm e 0,15mm. Uma razão de aspecto adequada para fabricação em massa geralmente está na faixa de 0,6:1 – 0,8:1.

Um prepreg fino garantirá que o requisito da razão de aspecto não seja violado enquanto reduz a largura da trilha para um traçado controlado por impedância dado. Para um microstrip simples na camada superior ou inferior com apenas um plano de referência, isso não é um problema. No entanto, temos que ter cuidado com as linhas de transmissão embutidas sob o primeiro plano de terra, pois distâncias curtas ao plano de referência acima e abaixo das linhas de transmissão podem resultar em trilhas muito estreitas para certas interfaces controladas por impedância.

O empilhamento final para a placa Pi.MX8 foi criado em cooperação com o fabricante de PCB e é o seguinte:

Empilhamento de Camadas do Pi.MX8

No geral, o módulo será construído com uma pilha de 10 camadas. As camadas superior, L2, L7 e inferior serão usadas como camadas de sinal. As camadas L1, L3, L6 e L8 serão usadas como planos de terra. As duas camadas restantes, L4 e L5, atuarão como planos de potência. Os planos de potência são construídos usando uma fina folha de apenas 18μm de espessura. Precisamos ficar de olho na queda de IR para essas camadas. Os planos de potência são acoplados de perto aos planos de terra vizinhos com apenas um prepreg de 75μm separando essas camadas. Isso resulta em uma capacitância adicional do plano, que pode ser benéfica para fornecer uma baixa impedância da PDN em altas frequências. Verificaremos o comportamento da PDN por simulação assim que tivermos o layout concluído.

Outro aspecto importante a ser observado sobre essa pilha é que usaremos apenas microvias escalonados em vez de empilhados. Isso significa que microvias não podem ser colocados diretamente um sobre o outro e, em vez disso, devem ser deslocados com um passo de pelo menos 0,35mm de centro a centro. Usar microvias escalonados facilita o registro das camadas sequenciais, o que diminui o custo de fabricação com alguns fornecedores de PCB. Essa abordagem também é recomendada para pilhas HDI que usam mais de dois programas de microvia para aumentar a confiabilidade dos microvias. A desvantagem de usar microvias escalonados é o espaço adicional necessário para atender ao requisito mínimo de deslocamento. Os vazios criados no plano de terra também precisam ser considerados quando se trata de gerenciar o caminho de retorno para trilhas vizinhas.

Roteamento de saída de componentes

Agora que a pilha de camadas foi definida, o próximo passo é fazer a saída dos sinais dos componentes individuais. Nesta etapa, vamos colocar todas as VIAS necessárias para o roteamento de sinal e potência em cada componente. Fazemos isso agora, pois idealmente gostaríamos de ter todas as VIAS no lugar antes de começarmos a conectar os componentes. Mesmo em uma pilha HDI, as VIAS ainda ocupam muito espaço. Isso é especialmente verdadeiro para VIAS que fazem parte da rede de distribuição de potência, pois geralmente se conectam através de toda a pilha. Colocar VIAS durante a etapa de roteamento pode exigir que trilhas previamente roteadas sejam deletadas para abrir espaço para as VIAS.

Roteamento de saída na camada superior do módulo

Na imagem acima, podemos ver que quase todos os pinos dos componentes são saídos usando VIAS ou são deixados desconectados. Os pads desconectados serão roteados na camada superior ou são fornecidos com espaço adicional para adicionar o roteamento de saída mais tarde. Neste último caso, é importante lembrar de não colocar quaisquer trilhas dentro dessas áreas.

Para alguns componentes, será necessário sobrescrever localmente as regras de design pré-definidas para largura de trilha e espaçamento para tornar possível o roteamento de saída. Um exemplo disso é o i.MX8 SoC. O pequeno passo de pinos de apenas 0,5mm requer uma largura de trilha de 0,08mm e um espaçamento de trilha para pad de 0,085mm. Fora dessas áreas de saída, gostaríamos de continuar trabalhando com regras de largura de trilha e espaçamento de 100um. Existem várias maneiras de implementar esse comportamento nas regras de design. Uma maneira é usando salas de design extras que são atribuídas a um conjunto dedicado de regras. Isso permite um fluxo de trabalho de roteamento suave, pois a largura da trilha é ajustada automaticamente uma vez que o cursor cruza a borda da sala de design.

Requisitos de largura e espaçamento de trilha para o roteamento de saída do i.MX8

Ao usar salas de design, a largura da trilha é ajustada automaticamente durante o roteamento interativo:

Na nossa próxima atualização, exploraremos como as regras de design gerais são configuradas de acordo com o perfil de impedância do layerstack, bem como como abordar o roteamento nas camadas internas. Fique ligado para descobrir como abordamos o layout de memória e navegamos pelas dificuldades introduzidas pelo stackup HDI escolhido!