Các cặp vi sai thường được thảo luận về điện trở và dung sai độ dài của chúng, cả hai đều với mục tiêu đảm bảo kết thúc phù hợp tại bộ nhận và giảm tiếng ồn chế độ chung. Trên các kết nối liên kết, như kết nối giữa các bảng mạch hoặc các cấu hình dây truyền tải xếp chồng, bạn có một chỉ số tuân thủ EMC quan trọng mà đôi khi bị bỏ qua. Đó là chuyển đổi chế độ, có thể được hình dung trong phép đo tham số S cho truyền tải tín hiệu vi sai và chế độ chung.
Thuật ngữ “chuyển đổi chế độ” thường được thảo luận trong bối cảnh của quang học, đặc biệt là khi sóng khúc xạ khi chúng truyền qua giao diện giữa hai môi trường, nơi sóng có thể thay đổi từ sóng không phân cực thực sự (TEM) thành sóng một phần hoặc hoàn toàn phân cực. Trong thiết kế điện tử, và đặc biệt là trong thiết kế kết nối tốc độ cao, chuyển đổi chế độ phải được giới hạn dưới một giá trị nào đó để đảm bảo tín hiệu có thể được đọc và giải thích tại bộ nhận. Trong bài viết này, chúng ta sẽ xem xét một cái nhìn tổng quan ngắn gọn về chuyển đổi chế độ trong thiết kế tốc độ cao với một số ví dụ từ các tiêu chuẩn vi sai phổ biến.
Thuật ngữ "chuyển đổi chế độ" ám chỉ việc chuyển đổi một tín hiệu vi sai thành tín hiệu chung. Điều này làm cho vấn đề trở nên đơn giản hóa một chút; không phải toàn bộ công suất chứa trong tín hiệu vi sai được chuyển đổi thành chế độ chung. Thay vào đó, phần tín hiệu được chuyển đổi có thể được phân tán khắp miền tần số và được quan sát trong một loại đo lường tham số S cụ thể. Về bản chất, tín hiệu vi sai đã mất một phần năng lượng của nó khi được chuyển đổi thành tín hiệu chế độ chung, do đó tín hiệu vi sai có thể không được khôi phục nếu quá nhiều tín hiệu được chuyển đổi thành chế độ chung.
Bạn có thể muốn hỏi: tại sao chúng ta lại quan tâm đến chuyển đổi chế độ và tiếng ồn chế độ chung phát sinh từ đó? Liệu một bộ thu vi sai có loại bỏ tiếng ồn chế độ chung không? Có hai câu trả lời cho điều này để xem xét:
Chuyển đổi chế độ được mô tả toán học bằng cách sử dụng tham số S chế độ hỗn hợp. Các tham số S này kết hợp các tham số S cho tín hiệu vi sai đầu vào và nhiễu chế độ chung kết quả thành một ma trận duy nhất. Tương tự, ma trận này cũng mô tả các tham số S cho bất kỳ tín hiệu chế độ chung đầu vào (hoặc nhiễu) và tín hiệu chế độ vi sai kết quả thấy ở đầu ra. Định nghĩa của ma trận tham số S chế độ hỗn hợp là:
Ở đây, "D" đề cập đến tín hiệu vi sai, và "C" đề cập đến tín hiệu chế độ chung. Các số trong chỉ số dưới có ý nghĩa thông thường của chúng, đề cập đến cổng 1 và 2 của một kết nối cặp vi sai.
Ở đây chúng ta có một ma trận với 16 tham số, nhưng không phải tất cả các tham số này được sử dụng trong thực tế. Các tham số cụ thể bạn cần có thể được xác định bằng cách giải mã việc đặt tên tham số trong ma trận:
Nói cách khác, nếu bạn muốn xác định lượng nhiễu chế độ chung xuất hiện tại cổng 2 của một cặp vi sai khi chỉ có tín hiệu vi sai được cung cấp cho cổng 1, lượng đó bằng với tích (SCD21)(a1d). Sử dụng các tham số S được đo này, sau đó có thể xác định lượng công suất chế độ chung hoặc chế độ vi sai được chuyển đến một bộ thu hoặc được đặt trên một cáp.
Lượng tín hiệu chế độ chung này quá nhiều là bao nhiêu? Câu trả lời là không cần quá nhiều nhiễu chế độ chung lan truyền từ một I/O đến một cáp để gây ra sự cố EMC. Dòng điện cụ thể là một hàm của tần số và sẽ phụ thuộc vào tiêu chuẩn cụ thể bạn đang làm việc với. Ví dụ, sản phẩm FCC Class A và Class B sẽ có giới hạn khác so với sản phẩm CISPR; bảng dưới đây tóm tắt các giới hạn này cho sản phẩm FCC Class A và Class B (công nhận dữ liệu được biên soạn bởi Henry Ott đã qua đời).
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Giới hạn dòng điện chung trên cáp cho sản phẩm lớp A và lớp B của FCC.
* Dựa trên Giới hạn Phát xạ Dẫn
** Dựa trên Giới hạn Phát xạ Bức xạ
Chỉ để so sánh, dòng điện liên quan đến truyền dữ liệu qua Ethernet hoặc LVDS cổ điển ở mức mA, vì vậy chúng ta có mức dòng điện chung rất thấp được cho phép so với dòng điện tín hiệu chênh lệch.
Về giới hạn tiêu chuẩn tín hiệu, điều này thay đổi tùy theo tiêu chuẩn và vị trí đo lường. Lưu ý rằng giới hạn tiêu chuẩn tín hiệu xác định hiệu suất phần cứng; chúng không xác định giới hạn phát xạ cần thiết để vượt qua kiểm tra EMC. Ví dụ, trong USB 3, giới hạn chuyển đổi chế độ trong bộ lắp cáp đã ghép là -20 dB trong toàn bộ băng thông tín hiệu được chỉ định, vì vậy toàn bộ kết nối có thể cho phép nhiều tiếng ồn chung mà vẫn hoạt động theo thông số kỹ thuật. Lưu ý rằng “hoạt động theo thông số kỹ thuật” và tuân thủ FCC/CISPR không nhất thiết là cùng một điều.
Sự không đối xứng trong việc định tuyến trên PCB hoặc trong dây dẫn được sử dụng trong cáp sẽ gây ra sự chuyển đổi chế độ trong các kết nối vi sai. Một cách khác để nghĩ về điều này không phải là nó tạo ra tiếng ồn chung mới ở nơi không có, mà là sự không đối xứng làm trễ thời điểm giao nhau về không tới các cạnh hoặc tạo ra độ trễ pha giữa hai tín hiệu trên mỗi đường dẫn. Kết quả là, việc khử tiếng ồn chung bởi bộ thu vi sai trở nên khó khăn hơn trong suốt băng thông tín hiệu.
Một tác dụng phụ là sự không đối xứng cho phép sự kết hợp của một số tiếng ồn có thể chỉ tồn tại trên một dẫn nhưng không phải dẫn khác, hoặc có thể không hoàn toàn kết hợp với cả hai dẫn với cùng một độ lớn. Một lần nữa, các dòng chung không thể hoàn toàn hủy bỏ vì chúng có thể không thực sự ở chế độ chung, vì vậy một số tiếng ồn sẽ xuất hiện trên tín hiệu nhận được.
Sự không đối xứng xuất hiện theo các cách sau:
Trên PCB, điều này liên quan đến định tuyến, sự không đồng nhất của vật liệu, hoặc các sự không liên tục đơn giản như khoảng trống mặt đất trong các cặp đối xứng kết nối lỏng lẻo.
Mỗi hiệu ứng này sẽ tạo ra chuyển đổi chế độ ở các dải tần khác nhau, có thể được xem trong dữ liệu S-parameter. Ví dụ, sự đóng góp của sợi dệt và dung kháng nhiễu sẽ xuất hiện ở tần số cao hơn, trong khi biến thể hình học có thể tạo ra chuyển đổi chế độ rộng băng. Vì đây là phép đo trong miền tần số, chúng ta sử dụng S-parameters để định lượng chuyển đổi chế độ (được đo bằng dB bằng cách so sánh sức mạnh tín hiệu đối xứng và chung).
Sau đây cho thấy một ví dụ cơ bản về phép đo chuyển đổi chế độ. Đối với một kênh nhất định, chúng ta xác định hai loại S-parameters được sử dụng để định lượng chuyển đổi chế độ:
Ví dụ dưới đây cho thấy sự chuyển đổi chế độ được tạo ra trên miền tần số bởi các phần đường uốn lượn được sử dụng để trì hoãn các cặp sai biệt trong một bus song song.
Việc giải thích sử dụng các tham số S có ý nghĩa, và nó áp dụng cho các kênh trên một PCB hoặc một mạng nối tiếp có thể tìm thấy khi sử dụng loại kết nối (PCB + I/O + cáp + I/O + PCB). Phương pháp này cũng áp dụng cho các kết nối từ bảng này sang bảng khác, nơi mà kết nối đóng vai trò tương tự như một cáp. Dù kết nối được cấu trúc như thế nào đi nữa, điểm quan trọng là:
Vì sự không đối xứng trong thời gian truyền và chuyển đổi chế độ được liên kết, và jitter tạo ra sự không đối xứng, nên sẽ hợp lý khi đặt câu hỏi, liệu chúng ta có thể dự đoán jitter từ các phép đo chuyển đổi chế độ không? Thực tế, bạn hoàn toàn có thể làm điều đó với một công thức đơn giản sử dụng dữ liệu tham số S của bạn. Mối quan hệ cơ bản là:
Phương trình này mô tả jitter từ trace đến trace và nó nên cho bạn biết điều quan trọng: jitter là một hàm số của tần số kiểm tra! Vế RHS trong phương trình trên là một hàm số của tần số, và lưu ý rằng tần số góc xuất hiện ở vế LHS. Chỉ cần cắm dữ liệu S-parameter của bạn tại mỗi tần số kiểm tra và bạn có thể tính toán jitter tại tần số cụ thể đó. Vì chúng ta đang xử lý với các cặp vi sai, chúng ta thường định lượng T-jitter như một phần của khoảng thời gian đơn vị (UI) vì đây là những gì bạn sẽ đọc từ một biểu đồ mắt.
Như một ví dụ, điều này có thể được thấy trong các phép đo cáp, như trong biểu đồ dưới đây. Biểu đồ này cho thấy các phép đo chuyển đổi chế độ trong một cáp twinax 28 AWG. Chúng ta có thể thấy rằng tổng skew là một hàm số của chiều dài cáp (như mong đợi), cũng như một hàm số của tần số. Thành phần tần số có thể không gây ngạc nhiên, cho đến khi bạn nhớ rằng sự không đồng bộ về pha do chuyển đổi chế độ cũng là một hàm số của tần số, do đó chúng ta sẽ mong đợi điều tương tự cho skew.
Tất cả những điều này nên minh họa nhu cầu về việc khớp chiều dài giữa hai bên của một cặp tín hiệu vi sai và sự đối xứng trong việc định tuyến. Khi tôi viết "sự đối xứng trong việc định tuyến", tôi không nhất thiết có nghĩa là "kết nối chặt chẽ" như thường được khuyến nghị trong các hướng dẫn thiết kế PCB tốc độ cao cơ bản. Thay vào đó, tôi có ý nghĩa như sau:
Về điểm cuối cùng, có một bài viết tuyệt vời tôi khuyến nghị độc giả nên xem để thấy cách vias nối đất có thể ảnh hưởng đến sự chuyển đổi chế độ:
Như tôi đã đề cập trước đây (cũng như các chuyên gia khác), việc ghép chặt cặp tín hiệu vi sai gọi là "tight coupling" không phải là yêu cầu bắt buộc cho truyền tải tín hiệu vi sai miễn là các đường mạch được thiết kế phù hợp, mặc dù nó mang lại một số lợi ích từ góc độ nhiễu. Đây cũng là cách duy nhất để đảm bảo một thông số trở kháng vi sai được đáp ứng mà không cần một mặt đất gần đó. Hãy suy nghĩ cẩn thận về cách bạn muốn định tuyến một cặp vi sai và xác định trở kháng của nó vì điều này sẽ giúp ngăn chặn sự chuyển đổi chế độ. Dễ dàng nhất để đảm bảo bạn đáp ứng tất cả những mục tiêu này là chỉ cần chấp nhận và định tuyến mọi thứ với sự đối xứng được thực thi và ghép chặt. May mắn thay, các công cụ CAD hiện đại làm cho tất cả những điều này trở nên rất dễ dàng.
Sau khi bạn đã xác định yêu cầu chuyển đổi chế độ cặp vi sai của mình, bạn có thể tạo hình học và quy tắc định tuyến cặp vi sai của mình sử dụng các tính năng bố trí PCB tốt nhất trong ngành trong Altium Designer®. Bộ quản lý Layer Stack Manager tích hợp bao gồm một trình giải quyết trường siêu chính xác cho các tính toán trở kháng trong các hình học tiêu chuẩn, và bạn có thể ngay lập tức áp dụng kết quả như một quy tắc thiết kế trong công cụ định tuyến của mình. Khi bạn đã hoàn thành thiết kế và muốn gửi các tệp cho nhà sản xuất của mình, nền tảng Altium 365™ giúp việc hợp tác và chia sẻ các dự án của bạn trở nên dễ dàng.
Chúng ta mới chỉ khám phá bề mặt của những gì có thể thực hiện với Altium Designer trên Altium 365. Bắt đầu dùng thử miễn phí Altium Designer + Altium 365 ngay hôm nay.