224G-PAM4および448Gにおける信号整合性へのBGAピンピッチの影響

PCB業界は、製造と信号整合性の両方の面で、常に半導体パッケージングに遅れをとっているようです。業界がデモから生産へと移行する224Gインターフェースを楽しみにしている中、Ethernet AllianceやSNIA/SSFのような組織は、超高データレートの次世代に焦点を当てています。28GHzから56GHzの帯域幅に達すると、信号整合性に影響を与える主要な要因が再び変化し、パッケージからPCBへのインターフェースでの損失と信号歪みが増加します。

これは、誘電体から銅の粗さへの損失プロファイルの変化が原因ではありません。理由は、PCBへの垂直遷移の構造、特にBGAパッケージの下側にあるものによるものです。BGAファンアウトルーティングのためのビア設計は、224G-PAM4および次世代448Gデータレートでの信号整合性に大きく影響を与える主要な要因です。業界がこれらの高速データレートに目を向けるにつれて、56GHzでのパッケージングとPCB構造における信号整合性を決定する要因は、448Gで必要とされるより高いチャネル帯域幅でも適用されます。

以下で見るように、56G-NRZや112G-PAMで機能したBGAおよびコネクタのピンピッチとサイズは、224G-PAM4では機能しない可能性があり、448Gでは確実に機能しません。これらの構造が信号整合性にどのように影響するか、およびPCB内およびパッケージング内でのMIAおよびボールアウト遷移を評価するために使用されるべき重要な指標を見ていきます。

224G PAM4で信号整合性にBGAピッチが重要な理由は?

224G PAM4インターフェースはナイキスト周波数が56 GHzであり、これはチャネル帯域幅がDCから少なくともこの値まで広がることを要求します。56 GHz近くでは、PCB内のBGAパッケージに接続する典型的なボールおよびビア構造は、電磁場共鳴とほぼ一致するサイズおよび長さのスケールを持っています。これらの共鳴に達すると、私たちは重大な帯域幅制限効果を見始めます。そして、これらの共鳴がピンピッチの関数であるため、これらの周波数で作業する際にはパッケージ設計の一部としてこれを考慮する必要があります。

• 56 GHzまで正確な入力インピーダンスマッチングを持つビアを設計することは、関連する課題です。以下の理由により関連しています：
• 56 GHz帯域幅で動作する差動インターフェースは、帯域幅仕様全体でマッチした入力インピーダンスを必要とします
• ビアは、56 GHz以下で電磁場の局在が不足するために放射を開始する可能性があります
• その後、信号ビアの周りの電磁場の局在を復元するためにステッチングビアが必要になります
• 差動ビアのアンチパッドと層の厚さは、異なる周波数範囲でビアの入力インピーダンスに影響を与えます
• 56 GHz以上でのより良い入力インピーダンスマッチングと局在を確保するには、アンチパッドまでの距離を小さくする必要があります

なぜ56 GHzが魔法の周波数なのか

チャネル帯域幅は、BGAピンピッチによって制限されます。これは、ピンピッチがビア構造内の非TEMモード周波数を決定するためです。これは、IC基板を通過してPCBに入るビアに適用されます。TEMモード伝播の限界に達すると、その周波数でブリックウォールインピーダンス不連続が発生します。これがTEMモードでのチャネル帯域幅の限界を決定します。これは、レーザーや光ファイバーでよく知られている現象であり、今後はPCBでも対処しなければならなくなります。

以下に示すように、224G PAM4/448GパッケージからPCBへの典型的なボールとビア構造を見てみましょう。ビアのインピーダンス設定のためのステッチングビアとアンチパッドに関する私の以前の記事を見ると、ステッチングビアが局所化に影響を与え、224G PAM4および448Gレーンの差動ビア周りのステッチングビアまでの距離はBGAピッチに等しいことがわかります。

SPICE: Certainty for All Decisions

Design, validate, and verify the most advanced schematics.

Learn More

このジオメトリは、パッケージのボールアウト上の各送信および受信差動ペア周りに差動同軸ウェーブガイドを作成します。パッケージ、PCB、およびフットプリント内の銅要素のサイズと間隔は、いくつかの重要な信号整合性メトリクスを決定します：

• TEMモードのカットオフ周波数
• ビア遷移内の群遅延分散
• 差動ビア間のクロストーク
• 電磁場の局所化
• PCBを見たときのリターンロス

差動ビアペアの1つにズームインすると、構造のジオメトリと有効なDk値を使用して、最初の非TEMモード共振周波数を大まかに推定することができます。この計算はボールピッチpに基づいています。

BGAパッケージの底部にあるビア遷移内の半波長値に対応する最初の非TEM共振周波数を計算できます：

Easy, Powerful, Modern

The world’s most trusted PCB design system.

Explore Solutions

ピッチが1 mmで有効なDkが3の標準的な低Dk PCBラミネートのBGAを想定すると、最初の非TEM周波数は次のように現れます：

これは224G PAM4インターフェースに必要な最小帯域幅に驚くほど近いため、1 mmピッチが非TEMモードの励起とそれに伴うレンガ壁のインピーダンス不連続によって帯域幅を制限する可能性があると疑うべきです。1 mmボールピッチは、448Gチャネルに対して448Gレーンごとの標準が非常に低いボーレートのインターフェースを実装しない限り、確実に機能しません。

代わりに0.8 mmのボールピッチを使用すると、準TEMモード伝播の最大可能帯域幅はおおよそ次のように推定されます：

Easy, Powerful, Modern

The world’s most trusted PCB design system.

Learn More

この基本的な推定からだけでも、電磁波と共振に関する基本的な知識を持つ人なら誰でも、ピンピッチが潜在的な大きな帯域幅の制限要因であることが明らかであるべきです。これからのセクションで見ていくように、データレートが高くなるにつれて、必要なチャネル帯域幅が増加し、これはより小さいピンピッチを必要とします。

BGAピンピッチがチャネル帯域幅を制限する方法

以下に示されたグラフのデータは、IEEE 802.3ワーキンググループの一環としてIntelによって提供されています。

TEMカットオフ周波数

BGAピンピッチがチャネル帯域幅に制限を与える物理的メカニズムについて上述しました。下のグラフは、メグトロン積層材を使用して構築されたPCB上のBGAパッケージに関するいくつかの生データを示しています。このグラフから、ピンピッチがTEMモードのカットオフを設定することにより、利用可能なチャネル帯域幅に大きな影響を与えることがはっきりとわかります。

高速PCB設計

高速設計の課題に対処するための簡単なソリューション

ソリューションを探す

メグトロン基板材料上のBGAピッチ値に対するTEMモード伝播限界。

1mmボールピッチと0.8mmボールピッチのTEMカットオフはそれぞれ58GHzと72GHzであり、どちらも上述した私の推定値に驚くほど近いことに注意してください…

TEMカットオフ周波数では、電磁場の伝播モードが高次モードに切り替わる際に非常に強いインピーダンス不連続があります。TEMカットオフ周波数近辺の強い反射は、差動挿入損失の対応する低下を生じさせます。

ボールピッチとパッドに応じた準TEMモードの挿入損失の関数。

両方の場合において、ここではこのTEMカットオフ周波数をより高い値に押し上げるボールピッチを選択する必要があり、ビアを通して見た入力インピーダンスがチャネルの要求される目標インピーダンスと一致するようにビアの設計を行う必要があります。224G-PAM4レーンの場合、これは56 GHzのナイキスト周波数までほぼフラットなインピーダンスを必要とし、-10 dBまたは-15 dB以下のリターンロスが必要です。

グループディレイ

広帯域チャネルにおける信号整合性を説明するもう一つの重要な要素はグループディレイです。基本的に、グループディレイはチャネル内を移動する信号を構成する各周波数成分の伝播速度を記述します。理想的には、すべての周波数成分が同じグループディレイを持つことを望みます。グループディレイの分散が大きすぎると、異なる周波数成分が異なる速度で移動し、エッジレートが劣化（遅くなる）ように見えます。これは、挿入損失がゼロの（理論的な）チャネルでも発生する可能性があります。

下のグラフでは、上記で考慮されたボール構造のグループディレイの変動を見ることができます。すべてのケースで、グループディレイはTEM限界に近づくにつれて増加し、最終的には超えてしまいます。小さいボールピッチはこの上昇をより高い周波数に押し上げ、より広い帯域で低分散を保証します。

グループ遅延が重要な理由は何ですか？それは、グループ遅延の大きな変動を生じさせるチャネルが、伝播信号により多くの歪みを生じさせるからです。アイダイアグラムの直接的な測定はグループ遅延を直接教えてはくれませんが、アイダイアグラム内の信号の大きな歪みや伸びは、大きなグループ遅延分散の指標です。

224G以上のデータレートではビアが課題です

最近の448Gイーサネットシンポジウムイベントでは、2つの議題がありました：

• 448Gレーンごとのデータレートで使用されるパルス振幅変調形式は何か？
• 従来のインターコネクト構造（ケーブル、トレース、ビア）は、これらのデータレートで十分なチャネル帯域幅を提供できるか？
• 使用される振幅変調に基づいて、これらのデータレートでPCBを介したルーティングが可能か？

現在、224G-PAM4データレートでは、パッケージの外側、例えばトランシーバーモジュールのコネクタへのルーティングがPCBで可能かどうか疑問視されています。これは最近、チップ近傍またはパッケージ内コネクタの話題を提起し、全体の挿入損失を限定するためにトランシーバーモジュールをプロセッサパッケージの非常に近くに配置することを強いています。

448G信号をPCBに正常にルーティングするためには、パッケージとPCBの両方でいくつかの作業を成功させる必要があります：

• BGAピンピッチは、448Gでのチャネル帯域幅を処理できるほど小さくなければなりません
• BGAからPCBへのビアは、入力インピーダンスにマッチングするように設計されなければなりません
• PCBへの垂直遷移における信号ビアは、局所化のためのステッチングビアを必要とします
• BGAパッケージは、ビア間のクロストークを防ぐために交互に配置されたグラウンドビアを必要とします

これらの作業が成功裏に完了すれば、パッケージからPCBへ224Gおよび448Gの信号を取り込むことが可能です。これらの信号を、信号レベルを上げたり、新しいイコライゼーションスキームが必要になったりせずに、ある程度の距離までルーティングできるかどうかは、全く別の問題です。現時点では、上記のリストから、BGAピッチが信号整合性の大きな決定要因になること、そして448Gチャネルの信号ビアの設計方法とPCBスタックアップの構築方法を決定することが明らかになるはずです。BGAファンアウトルーティングを完了するために。

448Gではさらに厳しくなる

2024年時点で、Ethernet標準グループ（802.3ワーキンググループ、Ethernet Alliance、SNIA）は、1レーンあたり448Gのデータ伝送に使用される変調形式についてまだ合意に至っていません。現在積極的に議論されている2つのPAM形式はPAM6とPAM8です。PAM6はインターフェースIP設計の観点から見ると簡単で、最小限必要なチャネル帯域幅は86.7 GHzです。PAM8はPCBおよびパッケージ設計の観点から見ると簡単で、最小限必要なチャネル帯域幅は74.7 GHzです。

使用される変調方式に関わらず、BGAピンピッチはシステム内のチャネル帯域幅に大きな影響を与えます。最終的に、これは設計をIC基板-PCBインターフェースを完全に迂回し、448Gインターフェースを基板のようなPCBで全て構築することが望ましい領域に押し込めることになります。これは、従来の剛性PCB上に小さなモジュールとして構築された場合でも、はるかに高価なタイプの構築になります。業界がこれらのより高度な製品を構築するためにどのようなアプローチを取るかは、まだ見えてきません。

信頼性の高い電力エレクトロニクスや先進的なデジタルシステムを構築する必要がある場合でも、Altium Designer^®の完全なPCB設計機能セットと世界クラスのCADツールを使用してください。今日のクロスディシプリナリーな環境でのコラボレーションを実装するために、革新的な企業はAltium 365™プラットフォームを使用して設計データを簡単に共有し、プロジェクトを製造に移行しています。

Altium DesignerとAltium 365で可能なことの表面をかすめただけです。今日、Altium Designer + Altium 365の無料トライアルを開始してください.