Nếu bạn từng đọc về đường truyền tín hiệu và bảng dữ liệu mạch tích hợp, có một đại lượng dường như bí ẩn được gọi là dung lượng tải. Giá trị này phụ thuộc vào hình dạng của chân linh kiện được kết nối với đường truyền tín hiệu, cũng như vật liệu nền và khoảng cách đến mặt phẳng tham chiếu trên vi mạch tích hợp. Khi làm việc với đường truyền tín hiệu, dung lượng tải của một linh kiện có một số ảnh hưởng quan trọng đến hành vi tín hiệu nhìn thấy ở bộ nhận, và việc hiểu bạn có thể ảnh hưởng đến dung lượng tải trong PCB của mình như thế nào là quan trọng.
Khi bạn cần phân tích hành vi tín hiệu trên một đường truyền tín hiệu cho một linh kiện tải nhất định, dung lượng tải sẽ ảnh hưởng đến các tham số S và hàm chuyển của đường truyền tín hiệu, do đó nó cần được bao gồm trong phân tích tín hiệu tốc độ cao/tần số cao. Ngoài ra, trở kháng đầu vào thực tế tại tải được xác định bởi dung lượng tải ở tần số đủ cao. Dưới đây là cách bạn có thể hiểu rõ hơn về dung lượng tải của mình và xác định nó ảnh hưởng như thế nào đến tín hiệu trong một đường truyền tín hiệu trên PCB của bạn.
Điện dung tải trên một mạch tích hợp là một thành phần nhiễu giữa dây dẫn vào và mặt phẳng tham chiếu gần nhất. Nói cách khác, pad đầu vào được kết nối với linh kiện và đường truyền sẽ thấy một điện dung shunt đến mặt đất chung (giả sử đường truyền và IC chia sẻ cùng một mặt đất).
Điều này xảy ra bởi vì pad được kết nối với đường truyền được đưa lên một điện áp nào đó khi tín hiệu đến với bộ nhận, nhưng nó được tách biệt khỏi mặt đất bởi lớp cơ sở PCB và điều kiện tích hợp. Lưu ý rằng điện cảm gói chân đã được bỏ qua trong lúc này, nó sẽ nằm như một thành phần nối tiếp giữa đường truyền và pad. Điện dung nhiễu giữa pad/mặt đất và song song với dây dẫn/mặt đất điều kiện cho tổng điện dung tải. Điều này được thể hiện trong sơ đồ mạch dưới đây:
Đối với trường hợp trên của một kênh chênh lệch, sự kết thúc được áp dụng được hiển thị như một điện trở song song đơn giản để đơn giản hóa bức tranh liên quan đến các tín hiệu chênh lệch. Tuy nhiên, các mạch kết thúc thực tế được áp dụng cho một bộ thu chênh lệch có thể phức tạp hơn, như tôi đã thảo luận trong bài viết này, và chúng được dự định để bảo toàn một độ lệch trong khi phù hợp với các đường truyền cá nhân trong kênh, thay vì phù hợp với trở kháng chênh lệch.
Trong ví dụ trên, giải pháp tự nhiên để giải quyết sự không phù hợp trở kháng bản chất là áp dụng kết thúc. Xem xét kết thúc shunt tại trở kháng đặc trưng (hoặc tích hợp trong IC hoặc áp dụng với một điện trở bên ngoài). Ở tần số thấp, trở kháng tải xuất hiện như là trở kháng đã kết thúc. Tuy nhiên, ở tần số cao, trở kháng tải xuất hiện hoàn toàn do dung kháng tải. Điều cần lưu ý ở đây là: bạn chỉ có thể phù hợp trở kháng trên một băng thông hạn chế do dung kháng tải.
Người ta có thể tự hỏi, vậy còn dung lượng ở phía nguồn của đường truyền thì sao? Thực sự, có một dung lượng nguồn nào đó quyết định trở kháng ra của bộ điều khiển do sự hiện diện của một pad. Điều này thường được bỏ qua khi mô hình hóa vì tín hiệu được phát ra từ hệ thống (bộ điều khiển + đường truyền) chỉ được đo bên ngoài bộ điều khiển. Do đó, chúng ta cơ bản không lo lắng về cách tín hiệu đến đó, chỉ cần chúng ta có thể đo được nó là gì. Chúng ta chỉ cần lo lắng về trở kháng đầu vào của hệ thống (đường truyền + tải).
Bất kỳ tín hiệu nào được phát vào đường truyền sẽ bị ảnh hưởng bởi dung lượng tải. Điều này sau đó được định lượng bằng một chức năng chuyển đổi. Một cách trực quan, nếu bạn nhìn vào sơ đồ ở trên, dung lượng hoạt động như một yếu tố shunt xuống mặt đất cho các thành phần tần số cao của tín hiệu. Do đó, một đường truyền kết nối với một IC thực tế hoạt động như một bộ lọc thông thấp, ngay cả trước khi tín hiệu đạt đến tải!
Trực giác là tốt, nhưng làm thế nào chúng ta có thể định lượng điều này? May mắn thay, bạn có thể kiểm tra phản ứng tần số của đường truyền với một hàm chuyển đổi. Điều này cho bạn thấy, hoặc trong miền Laplace hoặc miền tần số, làm thế nào trở kháng tải và trở kháng đặc trưng của đường truyền ảnh hưởng đến tín hiệu trong miền tần số. Sau đó, bạn có thể chuyển đổi trở lại miền thời gian với một phép biến đổi Fourier để so sánh tín hiệu khởi đầu và tín hiệu nhận được tại tải.
Để làm điều này, dễ nhất là sử dụng các tham số ABCD cho một đường truyền. Những tham số này liên quan đến các tham số S (mất mát chèn và mất mát trở lại) cho một đường dây đơn cuối. Ma trận ABCD cho một đường dây đơn cuối được định nghĩa dựa trên trở kháng đặc trưng của đường dây và có ý nghĩa tương tự như các tham số S:
Giờ hãy cắm những giá trị này vào công thức chung sau đây cho hàm chuyển đổi của mạng hai cổng với trở kháng nguồn và tải được xác định (lưu ý trở kháng tải được hiển thị ở trên):
Nếu chúng ta giả sử nguồn được khớp với đường truyền, chúng ta có hàm chuyển đổi sau đây cho đường truyền. Tôi đã viết điều này trong miền Laplace tại thời điểm này:
Lưu ý rằng một phương trình rất tương tự được trình bày trong tài liệu về thiết kế mạch tích hợp cho một đường dây điện dài (tức là, dài hơn chiều dài quan trọng). Phương trình này cho bạn biết chính xác cách tín hiệu bị ảnh hưởng bởi trở kháng của đường truyền và dung lượng tải. Lưu ý rằng, nói chung, các đại lượng trong phương trình này là phức tạp (bao gồm cả hằng số truyền sóng) và áp dụng trong trường hợp đường dây có bất kỳ mức độ mất mát nào.
Để sử dụng phương trình này cho phân tích, bạn cần bao gồm tất cả các hiệu ứng có thể tạo ra méo mó và mất mát trong hệ thống. Những hiệu ứng này bao gồm:
Xem bài viết này để tìm hiểu thêm về những nguồn gốc của sự méo mó và mất mát trong các đường truyền của bạn và cách để mô hình hóa chúng một cách phân tích.
Sử dụng hàm chuyển đổi giúp việc phân tích ảnh hưởng của dung lượng tải lên đường truyền và bất kỳ tín hiệu nào đang truyền đi trở nên rất dễ dàng. Điều này được tóm tắt tốt nhất trong một biểu đồ. Biểu đồ dưới đây cho thấy độ lớn và pha của hàm chuyển đổi cho một đường truyền trên FR4 (dải dẫn 10 cm, độ dày từ mặt phẳng đến mặt phẳng 0.48 mm/chiều rộng 0.198 mm, không tán sắc, Dk = 4.4, góc mất mát = 0.02) với trở kháng đặc trưng 50 Ohm với kết thúc song song. Hành vi lọc thông thấp lên đến 1-10 GHz được thấy rõ ràng trong biểu đồ trên.
Từ biểu đồ này, chúng ta thấy rằng, khi dung lượng tải giảm, sự giảm dốc thông thấp không xảy ra cho đến các tần số cao hơn. Chúng ta có thể có thêm vài GHz không gian chỉ bằng cách sử dụng một linh kiện với dung lượng tải nhỏ hơn. Có ít méo hơn ở các tần số trung bình (dưới lần đảo pha đầu tiên) vì đường cong pha phẳng hơn lên đến ~10 GHz. Cả hai biểu đồ đều nên minh họa sự khó khăn trong việc khớp trở kháng lên đến các tần số cao trong băng thông tín hiệu. Ở đây, chúng ta thậm chí chưa bao gồm độ thô của đồng, hiệu ứng sợi dệt, hay hiệu ứng bề mặt trong những tính toán này.
Khi làm việc với các thiết kế tốc độ cao/tần số cao, bạn chỉ có thể kiểm soát dung lượng tụ nhiễu mà một đường truyền nhìn thấy từ phía PCB. Mạch tích hợp bạn chọn sẽ có dung lượng đầu vào được xác định không thể thay đổi. Tuy nhiên, có 3 cách bạn có thể sử dụng để kiểm soát tổng dung lượng tụ mà một đường truyền nhìn thấy:
Khi đường dây có kích thước điện nhỏ, chúng ta không cần phải áp dụng phương pháp sóng truyền và có thể sử dụng lý thuyết mạch để mô tả một đường truyền tín hiệu. Điều này hiệu quả tạo thành một mạng Pi không khớp, cũng thể hiện hành vi cắt thấp ở tần số cao. Sự khác biệt ở đây là sự cộng hưởng và biến động có thể xảy ra, giống như bạn thấy trong một mạch RLC tiêu chuẩn. Để kiểm tra loại hệ thống này, bạn có thể sử dụng công cụ mô phỏng mạch trong phần mềm thiết kế sơ đồ của mình để hiểu hành vi tín hiệu và thiết kế hành vi tín hiệu để được giảm xóc một cách quan trọng.
Trên một bus như SPI, hoặc với một định dạng tín hiệu tương đương qua GPIOs với việc điều khiển push-pull, thời gian tăng trên một bus điện ngắn sẽ phụ thuộc vào dung lượng tải. Ví dụ, nếu bạn xem dữ liệu về thời gian tăng của một trình điều khiển SPI, thời gian tăng sẽ phụ thuộc vào dung lượng tải. Dữ liệu này có thể có sẵn trong bảng dữ liệu của linh kiện điều khiển, và dung lượng của chân đầu vào nên có sẵn cho linh kiện tải của bạn.
Bảng dữ liệu ví dụ cho tín hiệu XTAL với ADUC847 được hiển thị dưới đây. Bảng dữ liệu chỉ ra thời gian tăng điển hình là 9 ns cho một điện dung tải là 80 pF (được đánh dấu trong các ô màu đỏ). Bạn sẽ tìm thấy các ví dụ tương tự cho các bus SPI/QSPI trên các thành phần khác, như DSP ASICs, ADCs, MCUs, và nhiều thành phần kỹ thuật số/tín hiệu hỗn hợp khác.
Trong ví dụ thành phần trên, có các giao diện logic có thể được sử dụng với một loạt thời gian tăng tín hiệu số khả dĩ. Thực tế, nếu bạn xem trên trang 91 của bảng dữ liệu cho ADUC847, bạn sẽ thấy khuyến nghị sau từ nhà sản xuất:
Nếu người dùng dự định kết nối các tín hiệu logic nhanh (thời gian tăng/giảm thêm một điện trở nối tiếp vào mỗi dòng liên quan để giữ thời gian tăng và giảm lâu hơn 5 ns tại các chân đầu vào của thiết bị.
Trong trường hợp bạn chưa chắc chắn, điều quan trọng cần nhận ra là họ đang cụ thể chỉ ra một trong những chức năng chính của điện trở kết thúc dãy: làm chậm tốc độ biên độ tín hiệu. Điều này có thể được sử dụng để kiểm soát sự giảm xóc trên các đường truyền ngắn có dao động quá mức không được giảm xóc (do sự nảy của mặt đất và dung lượng tải nhỏ), cũng như khớp nối kết thúc.
Để tính toán toàn diện cho dung lượng tải trong một mô phỏng với bộ đệm I/O, bạn cần một số thành phần trong mạch của mình:
Một ví dụ về mạch được hiển thị bên dưới. Đây là loại mạch sẽ được sử dụng để mô phỏng hiện tượng ground bounce. Điều quan trọng cần hiểu là dung lượng tải sẽ góp phần vào đặc tính tín hiệu được đo trong ví dụ này, và nó sẽ xác định bất kỳ sự kết thúc chuỗi nào bạn có thể cần áp dụng trên những đường dây ngắn này để khớp trở kháng và giảm tín hiệu đồng thời.
Ví dụ trên sẽ được triển khai trong sơ đồ của bạn và thực hiện với SPICE. Bạn không cần các mô hình SPICE phức tạp cho thành phần trình điều khiển của mình, bạn chỉ cần các mô hình SPICE chính xác hợp lý cho các FET được sử dụng trong mạch đệm. Một lựa chọn khác là chỉ định gia đình logic được sử dụng trong thành phần của bạn trong một mô phỏng 2D BEM/MoM. Một ví dụ có thể được tìm thấy ở nơi khác trên blog.
Khi bạn cần mô hình hóa hành vi của đường truyền tín hiệu trước khi thiết kế hoặc mô phỏng hành vi tín hiệu sau khi thiết kế, bạn có thể sử dụng bộ công cụ CAD đầy đủ trong Altium Designer®. Bộ giải pháp tích hợp EM field solve trong Altium Designer và máy mô phỏng tính toán độ tin cậy tín hiệu cho phép bạn kiểm tra xem dung lượng tải của các họ logic tiêu chuẩn ảnh hưởng như thế nào đến hành vi tín hiệu trên các đường dẫn có điều khiển trở kháng trong PCB của bạn. Bạn sẽ có một bộ đầy đủ các tính năng mô phỏng cho bảng mạch tiếp theo của mình.
Altium Designer trên Altium 365® mang lại một lượng tích hợp chưa từng có cho ngành công nghiệp điện tử, trước đây chỉ giới hạn trong thế giới phát triển phần mềm, cho phép các nhà thiết kế làm việc từ xa và đạt được mức độ hiệu quả chưa từng có.
Chúng ta mới chỉ khám phá bề mặt của những gì có thể thực hiện với Altium Designer trên Altium 365. Bạn có thể kiểm tra trang sản phẩm để biết mô tả tính năng sâu hơn hoặc một trong những Hội thảo Trực tuyến Theo Yêu cầu.