伝送線路上の負荷容量が信号に与える影響

伝送線路や集積回路のデータシートについて読んだことがあるなら、負荷容量というどうやら神秘的な量について知ることがあります。この値は、伝送線路に接続されたコンポーネントリードの形状、基板材料、および集積回路ダイ上の基準平面までの距離に依存します。伝送線路を扱う際、コンポーネントの負荷容量は受信側で見られる信号の挙動に重要な影響を与え、PCB内で負荷容量をどのように影響させるかを理解することが重要です。

特定の負荷コンポーネントに対する伝送線路上の信号挙動を分析する必要がある場合、負荷容量はSパラメータや伝送線路の伝達関数に影響を与えるため、高速/高周波信号分析において考慮する必要があります。さらに、十分に高い周波数では、負荷における実際の入力インピーダンスは負荷容量によって決定されます。ここでは、負荷容量をよりよく理解し、PCB上の伝送線路で信号にどのように影響を与えるかを決定する方法について説明します。

負荷容量とは何か？

統合回路における負荷容量は、入力リードと最も近い基準平面の間の寄生要素です。言い換えると、コンポーネントに接続された入力パッドと伝送線は、共通のグラウンド基準（伝送線とICが同じグラウンド平面を共有していると仮定）に対してシャント容量を見ることになります。

これは、伝送線に接続されたパッドが信号が受信機に到達するとある電圧になるが、PCB基板と統合回路ダイによってグラウンド平面から分離されているために発生します。この時点でピンパッケージのインダクタンスは省略されていますが、これは伝送線とパッドの間に直列要素として位置します。パッド/グラウンド平面とリード/ダイグラウンド平面の寄生容量が並列になり、合計の負荷容量を与えます。これは以下の回路図に示されています：

上記の差動チャネルのケースでは、適用された終端は、差動信号を含む図を簡略化するために、単純な並列抵抗として示されています。しかし、差動受信機に適用される実際の終端回路は、この記事で議論したように、より複雑であり、差動インピーダンスにマッチングするのではなく、チャネル内の個々の伝送線にマッチングしてオフセットを保持することを目的としています。

終端

上記の例では、固有のインピーダンス不一致に対処する自然な解決策は終端を適用することです。特性インピーダンスでのシャント終端を検討してください（IC内に統合されているか、外部抵抗器で適用されています）。低周波数では、負荷インピーダンスは終了インピーダンスとして現れます。しかし、高周波数では、負荷インピーダンスは負荷容量に完全によるものとして現れます。ここからの教訓は：負荷容量のために、限定された帯域幅でのみインピーダンスマッチングが可能であるということです。

送信端容量

自然に思うかもしれませんが、伝送線のソース側の容量はどうなるのでしょうか？実際には、パッドの存在によりドライバーの出力インピーダンスを決定するソース容量があります。この信号は（ドライバー + 伝送線）システムから発信され、ドライバーの外側でのみ測定されるため、モデリング時には通常無視されます。したがって、信号がどのようにそこに到達したかについては基本的に心配する必要はなく、測定できることが重要です。心配する必要があるのは、（伝送線 + 負荷）システムの入力インピーダンスだけです。

負荷インピーダンスを持つ伝達関数

伝送線に入力された信号は、負荷容量によって影響を受けます。これは伝達関数で定量化されます。直感的に、上の図を見ると、容量は信号の高周波成分に対してグラウンドへのシャント要素のように作用します。したがって、実際のICに接続された伝送線は、信号が負荷に到達する前でさえ、ローパスフィルターのように機能します！

直感もいいですが、これをどのように定量化できるでしょうか？幸いなことに、伝送線の周波数応答を伝達関数で調べることができます。これにより、ラプラス領域または周波数領域で、負荷インピーダンスと伝送線の特性インピーダンスが周波数領域で信号にどのように影響するかを示します。その後、フーリエ変換を使用して時間領域に戻し、初期の発信信号と負荷で受信した信号を比較することができます。

これを行うには、伝送線のABCDパラメータを使用するのが最も簡単です。これらは、単端線のSパラメータ（挿入損失と戻り損失）に関連しています。単端線のABCD行列は、線の特性インピーダンスの観点から定義され、Sパラメータと同様の意味を持ちます：

これらの値を、定義された送信元と負荷インピーダンスを持つ2ポートネットワークの伝達関数の以下の一般式に代入します（負荷インピーダンスは上記に示されています）：

送信元が伝送線にマッチしていると仮定すると、伝送線の以下の伝達関数が得られます。現時点ではラプラス領域で記述しています：

統合回路設計に関する文献にも、電気的に長い線（つまり、臨界長さよりも長い）について非常に似た方程式が提示されています。この方程式は、信号が伝送線のインピーダンスと負荷容量によってどのように影響を受けるかを正確に教えてくれます。一般に、この方程式の量は複素数（伝搬定数を含む）であり、線に任意のレベルの損失がある場合に適用されることに注意してください。

この方程式を分析に使用するためには、歪みと損失を引き起こす可能性のあるすべての影響を含める必要があります。これには以下が含まれます：

• 誘電体の分散と損失
• 銅の粗さ
• 銅の粗さに関連するスキン効果の損失

伝送線のこれらの歪みと損失の原因と、それらを解析的にモデル化する方法については、この記事をご覧ください。

負荷容量の影響を分析する

伝達関数を使用することで、負荷容量が伝送線および伝播信号に与える影響を非常に簡単に分析することができます。これはグラフで最もよく要約されます。以下のプロットは、FR4上の伝送線（10 cmストリップライン、0.48 mmの平面間厚さ/0.198 mm幅、分散なし、Dk = 4.4、損失角 = 0.02）の伝達関数の大きさと位相を示しており、50オームの特性インピーダンスを持ち並列終端しています。上のプロットでは、1-10 GHzまでのローパス挙動が明確に見て取れます。

このプロットから、負荷容量が減少するにつれて、ローパスのロールオフが高い周波数まで発生しないことがわかります。小さい負荷容量のコンポーネントを使用するだけで、数GHzの余裕を得ることができます。位相曲線が約10 GHzまで平坦であるため、中間周波数帯（最初の位相反転より下）での歪みが少なくなります。両方のプロットは、信号帯域内の高周波数までのインピーダンスマッチングの難しさを示すべきです。ここでは、銅の粗さ、ファイバーウィーブ効果、またはスキン効果をこれらの計算に含めていません。

高速/高周波設計を行う際、PCB側から伝送線路に見られる寄生負荷容量を制御できるのは限られています。選択する集積回路には、変更できない定義された入力容量があります。しかし、伝送線路によって見られる総負荷容量を制御するために引けるレバーは3つあります：

• 表面層のラミネート厚さ。PCBの寄生負荷容量への寄与は層の厚さに比例するため、隣接するグラウンドプレーンを持つより薄いラミネートを表面層に使用することで、ロールオフをわずかに高い周波数に押し上げることができます。
• ラミネートの誘電率定数。PCBの総負荷容量への寄与はラミネートのDk値に比例するため、表面層に低Dkラミネートを使用することで、総負荷容量を低く保つことができます。
• コンポーネント。リードサイズが小さいコンポーネントは、通常、負荷容量が小さくなります。非常に高い周波数（〜数十GHz）まで信号の整合性を維持する必要がある場合は、コンポーネントを選択する際にこれを念頭に置いてください。

短い伝送線路？回路シミュレータを使用する

線が電気的に小さい場合、移動波アプローチを取る必要はなく、回路理論を使用して伝送線を記述できます。これは、高周波でローパス動作を示す不整合なパイネットワークを効果的に形成します。ここでの違いは、標準のRLC回路で見られるような共振や過渡現象が発生する可能性があることです。このタイプのシステムを調べるには、回路設計ソフトウェアの回路シミュレーションツールを使用して、信号動作を理解し、信号動作を臨界減衰に設計できます。

単端、インピーダンス制御されていない線の負荷での立ち上がり時間

SPIのようなバスや、プッシュプル駆動のGPIO上で同等の信号形式を使用する場合、電気的に短いバス上の立ち上がり時間は負荷容量に依存します。例えば、SPIドライバーの立ち上がり時間のデータを見ると、立ち上がり時間は負荷容量に依存します。このデータは、駆動部品のデータシートで利用可能であり、負荷部品の入力ピン容量も利用可能であるべきです。

XTALシグナリングに関するデータテーブルの例を、ADUC847について以下に示します。このデータテーブルは、80 pFの負荷容量に対して典型的な立ち上がり時間が9 nsであることを指定しています（赤いボックスでマークされています）。SPI/QSPIバスに関する類似の例は、DSP ASIC、ADC、MCU、その他多くのデジタル/ミックスシグナルコンポーネントなど、他のコンポーネントでも見つけることができます。

上記の例のコンポーネントでは、可能なデジタル信号の立ち上がり時間の範囲で使用できるロジックインターフェースがあります。実際、ADUC847のデータシートの91ページを見ると、メーカーから次の推奨事項が示されています：

ユーザーが立ち上がり/立ち下がり時間が5 ns未満の高速ロジック信号をADuC845/ADuC847/ADuC848のどのデジタル入力にも接続する予定の場合、デバイスの入力ピンで立ち上がりおよび立ち下がり時間が5 nsより長くなるように、関連する各ラインに直列抵抗を追加することを推奨します。

もし確信が持てなかった場合、重要なことを理解しておく必要があります。それは、シリーズ終端抵抗の主な機能の一つが、信号エッジレートを遅らせることであるということを、彼らが特に伝えているということです。これは、グラウンドバウンスや小さな負荷容量による過小減衰振動が過剰な短い伝送線において、減衰を制御するため、また終端とのマッチングに使用できます。

• 減衰とインピーダンスマッチングにシリーズ抵抗を使用する方法についてもっと学ぶ

短いバスのシミュレーションに使用する回路は？

I/Oバッファを含むシミュレーションで負荷容量を総合的に考慮するためには、回路にいくつかの要素が必要です：

• FETパラシティクスを含むシンプルなバッファ回路
• 負荷容量値
• バイパスコンデンサ値
• 線の全インダクタンス
• 線の容量
• 電源、グラウンド、コンデンサネットを接続するビアのインダクタンス値

以下に示すのは、例示回路です。これは、グラウンドバウンスをシミュレートするために使用されるタイプの回路です。この例で測定される信号特性に負荷容量が寄与すること、そしてこれらの短い線路にインピーダンスを一致させ、同時に信号を減衰させるために必要な任意の直列終端を決定することが重要です。

上記の例は、あなたの回路図に実装され、SPICEで実行されます。ドライバコンポーネントに複雑なSPICEモデルは必要ありません。バッファ回路で使用されるFETのために、合理的に正確なSPICEモデルのみが必要です。代替案として、2D BEM/MoMシミュレーションで使用されるコンポーネントのロジックファミリーを指定することができます。例はブログの他の場所で見つけることができます。

• 単終端伝送線路のためのシリーズ抵抗シミュレーションを見る

プリレイアウトで伝送線の挙動をモデリングする必要がある場合や、ポストレイアウトで信号の挙動をシミュレートする場合には、Altium Designer®に含まれる完全なCADツールセットを使用できます。Altium Designerに統合されたEMフィールドソルバーと信号整合性シミュレーターを使用すると、標準ロジックファミリーの負荷容量がPCB内のインピーダンス制御線上での信号挙動にどのように影響するかを調べることができます。次のボードに必要なシミュレーション機能の完全なセットを手に入れることができます。

Altium Designer on Altium 365®は、これまでソフトウェア開発の世界に限定されていた電子業界に前例のないレベルの統合を提供し、設計者が自宅で作業し、前例のない効率レベルに達することを可能にします。

Altium Designer on Altium 365で可能なことの表面をかすめただけです。より詳細な機能説明やオンデマンドウェビナーのいずれかを確認するために、製品ページをチェックできます。