Ursachen von Skew in Hochgeschwindigkeits-PCBs angehen

Manchmal, wenn wir über Skew sprechen, sind wir nicht so spezifisch, wie wir sein sollten. Die meisten Diskussionen über Skew und Jitter befassen sich mit der Art von Skew, die während des Routings entsteht, nämlich aufgrund von Längenunterschieden bei differentiellen Paaren und durch Fasergewebe induziertem Skew. Tatsächlich gibt es viele verschiedene Skew-Quellen, die zum gesamten Jitter auf einer Verbindung beitragen, und es ist wichtig, diese bei seriellen und parallelen Bussen, die eine präzise Zeitsteuerung erfordern, zu quantifizieren.

Wenn Sie eine Liste von Skew-Quellen zusammenstellen, werden Sie sehen, dass durch Fasergewebe induzierter Skew nur ein Eintrag auf einer langen Liste von Skew-Quellen ist. Wir werden uns diese Liste möglicher Skew-Quellen unten ansehen und sehen, wie sie den Betrieb Ihrer PCB beeinflussen. Aus der untenstehenden Liste werden wir sehen, dass einige dieser Probleme mit Skew nicht einfach durch Beachtung der Fasergewebe-Konstruktion in einem PCB-Substrat gelöst werden können.

Jitter = Gesamter Skew

Der erste Punkt, den es hier zu beachten gilt, ist der Unterschied zwischen Jitter und Skew, sowie der Unterschied zwischen zufälligem und deterministischem Jitter/Skew. Wahrscheinlich die beste Definition von Skew, die ich gesehen habe, stammt aus einer alten Anwendungsnotiz von Texas Instruments, geschrieben von Steve Corrigan. In dieser Anwendungsnotiz beschreibt Steve Jitter als "die Summe aller Skews". Dies sollte verdeutlichen, warum einige Autoren manchmal "Jitter" und "Skew" austauschbar verwenden (das habe ich selbst fälschlicherweise getan). JEDEC hat seine eigenen Definitionen für Jitter und Skew.

Zufällig oder Deterministisch?

Unabhängig davon, welchen Begriff Sie verwenden, gibt es manchmal eine Verbindung zwischen "Jitter" und zufälligem Skew, während der Begriff "Skew" verwendet würde, um pseudozufälligen oder deterministischen Skew zu bezeichnen. In Wirklichkeit gibt es nur eine Quelle für zufälligen Skew: thermisches Rauschen. Die zufällige Bewegung der Atome und Moleküle, aus denen alle Materie besteht, trägt zwar zum Rauschen in elektronischen Schaltungen bei, aber es spielt nur bei hochpräzisen Messungen auf niedrigem Niveau eine Rolle. In den meisten Anwendungen müssen Sie sich um die deterministischen Skew-Quellen sorgen, die auf eine Ursache zurückgeführt werden können.

Quellen von Skew

Die Tabelle unten zeigt eine Liste von Quellen für Skew, die auf einer PCB auftreten können, sowie eine kurze Beschreibung, wo jeder entsteht.

Es gibt viel in dieser Tabelle; wir haben mehrere Quellen der Verzögerung, die wenig mit Fasergewebewirkungen zu tun haben und nicht perfekt durch Anwenden von Längenanpassung gelöst werden können! Wenn Sie jedoch unter die erste Zeile schauen, sehen Sie, dass die meisten dieser Verzögerungsquellen auf Systemebene aufgrund einiger Wechselwirkungen zwischen verschiedenen Funktionsblöcken in einem System oder zwischen Chips und der Platine erscheinen.

Können Sie alle Verzögerungen eliminieren?

Leider lautet die Antwort "nein", Sie können Verzögerungen nie vollständig eliminieren. Selbst wenn Sie alle deterministischen Verzögerungsquellen, die oben aufgeführt sind, unterdrücken würden, gäbe es immer noch eine gewisse Menge an zufälliger Verzögerung aufgrund von thermischem Rauschen. Obwohl Sie Verzögerungen nie vollständig eliminieren können, können Sie darauf hinarbeiten, sie mit einigen grundlegenden Layout-Richtlinien zu minimieren.

• Glasgewebe: Verwenden Sie ein Material mit engerem Gewebe wie Spread-Glas; dies konfrontiert direkt fasergewebe-induzierte Verzögerung.
• Nebensprechen und parasitäre Effekte: Erfahren Sie, was parasitäre Kopplungen zwischen zwei Verbindungen verursacht und planen Sie das Layout, um diese Kopplung zu reduzieren. Der einfachste Weg, parasitäre Kopplungen zu behandeln, ist ein ordentliches Stackup-Design, das eine angemessene Platzierung der Masseebene ermöglicht.
• Abschluss: Stellen Sie sicher, dass Kanäle mit einer flachen Zielimpedanz bis zur erforderlichen Bandbreitengrenze für Ihre Kanäle abgeschlossen sind. Mit anderen Worten, stellen Sie sicher, dass die Kanäle mindestens bis zur Nyquist-Frequenz des Kanals abgeschlossen sind.
• Leistungsintegrität: Stellen Sie sicher, dass Komponenten, die eine präzise Zeitgebung für Hochgeschwindigkeitssignale oder präzise Zeitgebung bei Flankensteilheiten benötigen, eine stabile Stromversorgung erhalten.

Nachdem diese Probleme behandelt wurden, können standardmäßige Differential- oder Parallelbus-Verzögerungsabgleichstrukturen angewendet werden, um die verbleibende Schieflage auf Ihrer PCB auszugleichen und um mit jeglichen Längenunterschieden umzugehen. Zu diesem Zeitpunkt, selbst wenn es eine gewisse verbleibende Schieflage in Ihren Verbindungen gab, würde der Großteil der Schieflage adressiert und die Signale würden immer noch an den Empfänger-I/Os ausgerichtet sein.

Die Routing-Funktionen in Altium Designer^® können Ihnen helfen, genaue Impedanzberechnungsergebnisse als Designregeln anzuwenden, sowie Ihren Lagenaufbau in Ihrer Hochgeschwindigkeits-PCB zu gestalten, um die Kopplung von Störgeräuschen zu minimieren, die zu den oben aufgeführten Skew-Quellen beitragen. Wenn Sie bereit sind, Ihre Entwürfe mit Mitarbeitern oder Ihrem Hersteller zu teilen, können Sie Ihre fertigen Designs über die Altium 365^™ Plattform teilen. Alles, was Sie benötigen, um fortschrittliche Elektronik zu entwerfen und zu produzieren, finden Sie in einem Softwarepaket.

Wir haben nur an der Oberfläche dessen gekratzt, was mit Altium Designer auf Altium 365 möglich ist. Starten Sie heute Ihre kostenlose Testversion von Altium Designer + Altium 365.