Wie beeinflusst das Kupfergewicht die Signalintegrität in UHDI-Leiterplatten?

Ich habe in Videos und Artikeln bereits die Gründe erläutert, warum kleinere Leiterbahnbreiten und geringere Abstände ein niedrigeres Kupfergewicht erfordern. Der Hauptgrund ist, dass Hersteller Kupfer nicht auf sehr kleine Leiterbahnbreiten und -abstände, wie etwa 2 mil/50 Mikrometer, ätzen können, wenn die Basiskupferfolie eine ähnliche Größe wie die Leiterbahnbreite hat. Aus diesem Grund weisen die kleinsten in HDI-PCBs verwendeten Leiterbahnbreiten und -abstände tendenziell Leiterbahnen auf, deren Aspektverhältnis eher quadratisch als breit trapezförmig ist. Dies gilt insbesondere für Stripline-Lagen.

Wenn dünnere Kupferschichten mit kleineren Leiterbahnbreiten einhergehen, was passiert dann mit der Leitungsimpedanz? Und insbesondere: Wie verändert sich die Leitungsimpedanz bei einer bestimmten Variation der Kupferdicke? Das sind wichtige Fragen, denn sie beeinflussen, wie viel Spielraum Sie in einer Simulation einer Übertragungsleitung, Antenne, gedruckten HF-Schaltung oder jeder anderen Schaltung akzeptieren können, bei der Kupfer zur Einhaltung der Impedanzkontrolle erforderlich ist. Ich werde diese Punkte in diesem Artikel untersuchen und außerdem einige Daten zu Variationen der Leitungsimpedanz bei realen Schwankungen der Kupferschichtdicke zeigen.

Wie Kupfer in UHDI aussieht

Wie oben erwähnt, haben Kupferleiterbahnen in einem UHDI-Design einen Querschnitt, der eher quadratisch als typisch rechteckig oder trapezförmig ist. Das subtraktive Ätzen ist für den trapezförmigen Querschnitt verantwortlich; der Grund dafür ist, dass das Ätzmittel die freiliegende Oberfläche der Kupferfolie weiter abträgt. Mit abnehmendem Kupfergewicht sinkt die Ätzzeit, und dadurch verringert sich der Ätzfaktor einer Leiterbahn, sodass sie quadratischer aussieht.

Die typische Trennlinie zwischen HDI und UHDI liegt dort, wo additive Prozesse erforderlich werden; SAP oder mSAP werden benötigt, um Leiterbahnbreiten unter 50 Mikrometern herzustellen, wie sie in UHDI-Designs verwendet werden. Bei einem additiven Prozess findet kein Ätzen statt, und das abgeschiedene Kupfer erscheint deutlich quadratischer als geätztes Kupfer. Das folgende Bild zeigt ein Beispiel für additiv abgeschiedene Leiterbahnen auf Ajinomoto buildup film (ABF) als Striplines. Die Leiterbahnen werden auf ABF abgeschieden und anschließend mit einer Bondingschicht bedeckt, um die Striplines zu bilden.

Das Ausmaß der Variation in diesen Leiterbahnen ist recht gering und beträgt bei den im linken Bild gezeigten Leiterbahnen nur wenige Mikrometer. Vergleichen Sie dies mit den Querschnittsabmessungen, die horizontal und vertikal ungefähr 40 Mikrometer betragen. Vergleichen Sie diese Variation mit einer typischen geätzten Leiterbahn, bei der allein die Rauheit einige Mikrometer ausmachen kann und Kantenuniformität sowie Folienplanarität ähnliche Abweichungen verursachen können.

Im Hinblick auf die Signalintegrität wirft dies zwei wichtige Fragen auf:

1. Wie wirken sich Variationen der Kupferdicke auf die Impedanz aus?
2. Wie unterscheiden sich diese Auswirkungen bei Standard-Kupfergewichten gegenüber Schichtdicken in UHDI?

Untersuchung der Auswirkungen auf die Impedanz bei hohem und niedrigem Kupfergewicht

Betrachten wir zunächst, was bei typischen Standard-PCB-Aufbauten geschieht. Das Basiskupfergewicht beträgt typischerweise 0,5 oz pro Quadratfuß Basiskupferfolie, und die Außenlagen werden auf etwa 1,0 oz pro Quadratfuß Kupferdicke aufplattiert, um die Durchkontaktierungen herzustellen.

In einem HDI-Design, das mit subtraktivem Ätzen hergestellt wird, kann das Basiskupfergewicht bei 0,25 oz pro Quadratfuß beginnen, um kleinere Leiterbahnbreiten und Abstände zu ermöglichen. Bohrungen können dann selektiv plattiert werden, sodass das geeignete Gewicht bei der Herstellung von Microvias nicht beeinträchtigt wird, und die Außenlagen können auf zwischen 0,5 oz pro Quadratfuß und 1,0 oz pro Quadratfuß gebracht werden. In additiv gefertigten UHDI-PCBs kann das Kupfergewicht bis auf 1/8 oz pro Quadratfuß sinken.

Wir können den Layer Stack Manager in Altium Designer verwenden, um Änderungen der Impedanz zu berechnen, während wir das Kupfergewicht um diese Werte herum variieren und dabei dieselbe Leiterbahnbreite beibehalten. So können wir eine Kurve ableiten, die zeigt, wie sich die Impedanz mit dem Kupfergewicht infolge natürlicher Prozessschwankungen verändert.

Ergebnisse

Nachdem mehrere Simulationen durchgeführt wurden, bei denen die Leiterbahnbreite konstant gehalten und das Kupfergewicht verändert wurde, wurden die unten gezeigten Kurven für Striplines und Microstrips mit einer Zielimpedanz von 50 Ohm extrahiert. Diese Kurven zeigen allgemein einen abfallenden Verlauf der Impedanz, wenn das Kupfer leicht zunimmt, was unserer Intuition bezüglich der Leiterbahnimpedanz entspricht. Die interpolierten Daten und ihre Ableitung zeigen jedoch, dass die Änderungen der Leiterbahnimpedanz größer sind, wenn die anfängliche Kupferschichtdicke geringer ist.

Vergleichen Sie nun diese Dickenänderungen im obigen Diagramm mit den Dickenänderungen im REM-Bild der Striplines auf ABF. Schon allein durch eine Variation von wenigen Mikrometern im additiven Abscheidungsprozess könnten wir bei einer 50-Ohm-Stripline mit einer Variation der Leiterbahnimpedanz von 1,5–2 Ohm rechnen. Wenn Sie einen Standard-Toleranzwert von 10 % für die Leiterbahnimpedanz haben, bedeutet das, dass bereits etwa 30–40 % Ihrer zulässigen Toleranz durch Prozessschwankungen aufgebraucht werden.

Wie sieht es bei einer subtraktiv geätzten Leiterplatte aus? Dieselbe Variation (einige Mikrometer) ist typisch für das, was wir beim aufgerauten Kupfer für Striplines sehen würden. Die Diagramme zeigen eine geringere Impedanzvariation (etwa 50 %). Hier ist der Einfluss jedoch im Hinblick auf Verluste durch einen verstärkten Skineffekt wichtiger, der bei hohen Frequenzen seine eigene Impedanzvariation erzeugt.

Was das alles für die Signalintegrität bedeutet

Das oben genannte Ergebnis für die additiv gefertigte UHDI-Leiterplatte bedeutet, dass Ihre gefertigte PCB in der Praxis nur eine Impedanztoleranz von 6–7 % hat, nicht von 10 %.

Ein paar Prozentpunkte mögen gering erscheinen, doch wie wirkt sich das auf die Signalintegrität aus? Im Wesentlichen müssen Sie den zulässigen Spielraum erhöhen, den Sie in einem S-Parameter-Diagramm zur Bestimmung der Kanalbandbreite akzeptieren würden. Es gibt eine de facto -10 dB S11 limit, oberhalb derer wir die Impedanz im Allgemeinen als zu weit von ihrem Zielwert entfernt betrachten. Das wird erfordern, dass Sie zusätzlichen Spielraum ansetzen und den maximalen Verlustwert möglicherweise auf bis zu -15 dB festlegen, um ausreichende Reserve sicherzustellen.

In seriellen Hochbandbreitenkanälen oder in dichten parallelen Kanälen mit viel Übersprechen zählt jede noch so kleine Rauschmarge, und genau dort werden die Verluste in einer Messung oder einer Simulation des Augendiagramms sichtbar. Es gibt bislang keine ausreichenden Designansätze, um diese Varianz anders zu berücksichtigen, als den möglichen Variationsbereich in den S-Parametern zu betrachten, der simuliert oder an Test-Coupons gemessen werden kann.

Ganz gleich, ob Sie zuverlässige Leistungselektronik oder fortschrittliche digitale Systeme entwickeln müssen – nutzen Sie Altiums vollständigen Satz an PCB-Designfunktionen und erstklassigen CAD-Werkzeugen. Altium bietet die weltweit führende Plattform für die Entwicklung elektronischer Produkte, komplett mit den besten PCB-Designtools der Branche und Funktionen für die fachübergreifende Zusammenarbeit in fortschrittlichen Designteams. Kontaktieren Sie noch heute einen Experten bei Altium!