PCIe-6.0 im Überblick

Hat man sich erst einmal an PCIe 5.0 gewöhnt, veröffentlichen sie schon einen neuen Standard!

Seit PCI Express als Ersatz für die ursprüngliche PCI-Spezifikation eingeführt wurde, hat die PCI-SIG-Standardgruppe die Bandbreite etwa alle drei Jahre verdoppelt. Die Leistungsänderungen und Bandbreitenerhöhungen kamen um PCIe Gen4 herum plötzlich immer schneller, wobei der aktuelle Zeitraum zwischen den Releases zweier Generationen etwa 2 Jahre beträgt. Seit seiner Einführung ist PCIe ein Standard, der den Zugriff auf spezialisierte Peripheriegeräte mit hoher Bandbreite ermöglicht.

Die neueste Version von PCIe ist Gen6 oder PCIe 6.0. PCIe 6.0 bringt eine Verdoppelung der Kanalbandbreite durch die Einführung von PAM-4 als Signalisierungsmethode in differentiellen Hochgeschwindigkeitskanälen. Diese Signalisierungsmethode wird nun zum ersten Mal in PCIe verwendet und bildet eine wichtige Voraussetzung für die Verdopplung der Datenrate, die im aktuellen Standard vorgesehen ist. In diesem Artikel gehe ich auf die wichtigsten Punkte der Norm ein und zeige, was Leiterplattendesigner beim Entwurf solcher Kanäle erwarten sollten.

PCIe 6.0 im Überblick

Die wichtigsten Leistungsmerkmale von PCIe-6.0-Kanälen sind in der folgenden Tabelle zusammengefasst. Die Spezifikationen sind auf dem Stand der endgültigen Veröffentlichung des PCIe-6.0-Standards durch PCI-SIG im Januar 2022.

PAM-4 und Interoperabilität

Wie bereits erwähnt, verwendet PCIe 6.0 PAM-4-Verbindungen, während PCIe 5.0 und frühere Spezifikationen NRZ verwendeten. Obwohl die Signalisierungsstandards noch unterschiedlich sind, wird die Abwärtskompatibilität dadurch gewährleistet, dass das PCIe-6.0-Gerät eine PAM-4-Verbindung mit effektiv zwei Signalpegeln betreibt. Die Umstellung auf PAM-4 mit einem FIR-Filter 4. Ordnung für den verteilten Rückkopplungsausgleich unterstützt die Signalwiederherstellung am Empfänger, um den Hochfrequenzverlust mit anpassbarer DC-Verstärkung zu kompensieren.

Vorwärts gerichtete Fehlerkorrektur (FEC)

Der Übergang zur PAM-4-Codierung sorgt für eine deutlich höhere BER im Vergleich zu NRZ. FEC wird in Gen6 verwendet, um den höheren BER-Wert in gerouteten Kanälen auszugleichen. In PCIe 6.0 funktioniert der FEC-Mechanismus in Verbindung mit der zyklischen Redundanzprüfung (CRC) mit einem Latenzziel von weniger als 2 ns. Zum Vergleich: Einige Signalisierungsstandards haben eine FEC-Latenzzeit von mehr als 100 ns, was den Anforderungen der PCIe-Technologie an Bandbreite und Latenz nicht gerecht wird.

FEC mit PAM-4-Signalisierung trägt auch dazu bei, die Reichweite einer PCIe-6.0-Lane zu erhöhen, so dass sie im Wesentlichen die gleiche ist wie bei einer PCIe-5.0-Lane. Das liegt daran, dass die Datenrate im Kanal erhöht wird, die Signalbandbreite (Nyquist-Frequenz) jedoch nicht.

FLIT-Codierung (Flow Control Unit)

PCIe 5.0 und frühere Generationen verwendeten ein eingebettetes Taktschema mit fester 2-Bit-Codierung. Die Paketeffizienz von PCIe 6.0 ist durch die Eliminierung der 128B/130B-Codierung und des Overheads von Data-Link-Layer-Paketen (DLLP) höher. FEC und CRC erfordern beide eine feste FLIT-Größe, um die Fehlerkorrektur anzuwenden. Daher verwendet PCIe 6.0 FLIT, um das Datenmanagement und die Fehlerkorrektur zu vereinfachen.

Markttreiber für PCIe 6.0

PCIe ist ein wichtiges Upgrade gegenüber dem PCIe-5.0-Standard. Es wird jedoch nicht in jedem Embedded-Gerät zu finden sein. Datenübertragungsraten von 64 GT/s pro Lane werden nur sehr fortschrittliche eingebettete Systeme jemals benötigen. Die eingebetteten Geräte mit der höchsten Bandbreite für die Sensorfusion, mit denen ich je gearbeitet habe, verwendeten 28G- und 56G-Kanäle – und solche Systeme sind außerhalb der zivilen und militärischen Luft- und Raumfahrt oder Rechenzentrumsumgebungen eher selten. Sie werden zwar in einigen sehr fortschrittlichen Anwendungen benutzt, sind aber nicht die Haupttreiber für den Marktbedarf nach PCIe 6.0.

Was treibt also den Bedarf für eine höhere Bandbreite zum Erreichen von Peripheriegeräten an? Die zwei Hauptfaktoren sind die Berechnungsumgebungen in modernen Rechenzentren, die hauptsächlich von den großen Cloud-Service-Providern betrieben werden. Zu den Hauptanwendungen gehören:

• KI im Rechenzentrum, die Webanwendungen unterstützt oder auf die eingebettete Geräte und Anwendungen als Dienst zugreifen können
• Zugang zu den Netzwerkprotokollen mit der höchsten Bandbreite (800G-Ethernet)
• Einführung von SSDs, bei denen neuere PCIe-Generationen für den Zugriff auf Speicherressourcen in Rechenzentren und Edge-Servern verwendet werden

Eine 16x-PCIe-6.0-Schnittstelle bietet eine Datenrate von 128 GB/s über die gesamte Schnittstelle hinweg. Wenn man sie aggregiert und mit 800G-Ethernet vergleicht, sieht man, dass eine 16x-Schnittstelle den für diesen fortschrittlichen Netzwerkstandard erforderlichen Durchsatz von 800 Gbps bieten kann. Dank des Bandbreiten-Doppelmechanismus durch PAM-4-Signalisierung werden im Leiterplattendesign für PCIe 6.0 viele der Leiterplattenlayout- und Routing-Techniken für Hochgeschwindigkeitsdesigns verwendet, die auch für andere Hochgeschwindigkeitsstandards gelten.

Wenn Sie leistungsfähige Layout- und Routing-Tools für PCIe-6.0-Verbindungen benötigen, verwenden Sie die Leiterplatten-Designtools in Altium Designer®. Wenn Sie Ihr Design fertiggestellt haben und die Dateien für Ihren Hersteller freigeben möchten, können Sie auf der Altium-365™-Plattform ganz einfach zusammenarbeiten und Ihre Projekte teilen.

Wir haben nur an der Oberfläche dessen gekratzt, was mit Altium Designer auf Altium 365 möglich ist. Starten Sie noch heute Ihre kostenlose Testversion von Altium Designer und Altium 365.