高密度インターコネクト - 設計と製造のガイドブック

第1章

高密度インターコネクト入門

エレクトロニクスの進化

エレクトロニクスは比較的新しい産業であり、トランジスタが発明されてからわずか65年しか経っていません。ラジオ管は約100年前に開発されましたが、第二次世界大戦中に通信、レーダー、弾薬の信管（特に最初の原子爆弾のためのレーダー高度計電子信管）で花開き、世界最大の産業へと進化しました。すべての電子部品は相互に接続され、機能するユニットを形成するために組み立てられなければなりません。エレクトロニクスパッケージングは、これらの接続の設計と製造を統合する技術です。1940年代初頭から、電子パッケージングの基本的な構築プラットフォームはプリント回路基板（PCB）です。このガイドブックは、最も複雑なこれらのPWB、高密度インターコネクト（HDI）の設計アプローチと製造プロセスを概説しています。図1に示されているように。

この章では、高密度インターコネクション方法の選択において考慮されるべき基本的な考慮事項、主な利点、および克服すべき潜在的な障害について紹介します。主な焦点は、コンポーネントの接続と配線にあります。密度に焦点を当て、さまざまなHDIボードタイプと設計代替案の選択が、完全な電子アセンブリのコストと性能にどのような影響を与える可能性があるかについて検討します。

1950年代初頭からプリント回路が一般的になるにつれて、インターコネクトの密度と複雑さは急速に増加しましたが、過去10年間ほどの増加はありませんでした。従来のプリント回路技術は、今日のほとんどの要件を満たすことができます。しかし、「高密度インターコネクト」（略してHDI）と呼ばれる製品群が増えており、これらはさらに密度の高いインターコネクトを作成するために使用され、このガイドブックの対象となっています。

インターコネクトのトレンド

高密度インターコネクションを求める動きは、プラットフォーム、パフォーマンス、パーツの3つの見出しの下にあります：

プラットフォーム

携帯電話、デジタル家電、ウェアラブルコンピューターなど、新しい機会を代表する製品の市場が急速に成長しています。HDIは、電子機器をより小さく、より軽くすることを可能にします。

パフォーマンス 

半導体の立ち上がり時間の減少、および一部の通信分野で最大80GHzまでの周波数でのRFおよびマイクロ波通信の増加。

パーツ 

より小さなトランジスタとその高速な立ち上がり時間の進化するシリコン技術は、より小さなフットプリントでより多くのリードを提供するという課題に直面しており、これは単位面積あたりの接続数の増加に相当します。

これらのトレンドは、より小さなトレースとギャップの寸法、より小さなビア、そしてより多くの埋め込みビアを必要とする、より密なインターコネクトの需要を生み出しています。これが必ずしもボード設計の慣行の変更を伴うわけではありませんが、従来の構造はその限界に達することがあり、HDI構造の設計は設計戦略の再考を必要とします。

図1. 1940年代から現在の高密度インターコネクトに至るまで、電子機器は密度が進化し、3Dスタッキングや組み込みコンポーネントを含むようになりました。

HDIマルチレイヤープラットフォーム

HDIは、非常に大きく成長しているPWBアプリケーション市場であり、少なくとも3つの異なるHDIプラットフォームが存在します。これら四つのプラットフォームは1. 基板＆インターポーザーモジュール；2. ポータブル；そして3. 高性能です。

基板＆インターポーザーモジュール

この技術は、フリップチップやワイヤーボンディング可能な基板に使用されます。マイクロビアは、高密度フリップチップからの脱出に必要な密度の増加を可能にします。誘電体材料は、新しく設計されたフィルムです。典型的な例は図2に示されています。モジュールは、ICをワイヤーボンディング、フリップチップ、TABマウントするか、または細ピッチCSPを使用するかもしれない小さな基板です。ディスクリートコンポーネントは通常非常に小さく、0201や01005のようなもので、埋め込まれることもあります。設計ルールは通常、単一のIC基板よりも粗いです。なぜなら、モジュールは単一のICパッケージよりも大きい可能性があるからです。

携帯型

携帯型および小型化された消費者製品は、HDIテクノロジーの最先端を行っています。密集した設計は、小型フォームファクターと非常に密集した特徴を提供し、マイクロBGAやフリップチップのフットプリントを含みます。現在の最大の応用分野は携帯電話です。典型的な携帯電話製品（モトローラMicroTackおよびApple iPhoneX）は図3に示されています。

高性能

この技術は、高層カウントボードや高I/O、小ピッチコンポーネントに使用されます。埋め込みビアボードが常に必要というわけではありません。マイクロビアは、密集したコンポーネント（高I/O、マイクロBGA）のエスケープエリアを形成するために使用されます。誘電体は、強化されたレジンコーティングフォイル、強化プリプレグおよびコア、高性能ラミネートです。典型的な例は図4に示されています。開発される可能性のある第4のプラットフォームは、「組み込みコンポーネント」で、図5に示されています。

図2. a. フリップチップ基板および b. テレコム用の高密度モジュール

図3. 1994年から現在に至るまで、携帯電話に使用されるHDIボードを特徴づける、増加し続ける複雑さと密度。

図4. トリプルOC-192（10 Gb/s）光ネットワークコントローラー用の高信頼性テレコムボード。低損失ラミネートを使用し、1+6+1のHDI構造を採用。

図5. 様々な組み込みキャパシターと抵抗器を接続するためのマイクロビアの典型的な使用。

性能向上

PWBの性能向上が必要な場合、HDIが主要な貢献者です。PWBをより小さく、軽く、薄くするだけでなく、優れた電気的性能を実現します。これらの改善のいくつかは次のとおりです：

• 電気的パラシティックが桁違いに低い
• 最小限のスタブ 
• 安定した電圧レール
• デカップリングキャパシタの除去
• クロストークとノイズの低減
• はるかに低いRFI / EMI
• 接地面の接近
• 分散容量（PWR/GND）の機会
• パッド内ビアを使用した表面接地面は、放射と放出を削減します

半導体ファブがデバイスのサイズを小さくするにつれて、物理学はより速い立ち上がり/立ち下がり時間を可能にします。これは、高周波性能の向上として現れます。しかし、デバイスが小さくなると、チップ上のデバイスの数が増え、放熱が高くなります。消費電力を最小限に抑えるために電源電圧を下げると、回路のノイズや信号強度の損失に対する感度が高まることになります。高性能ラミネートは常に要件の一つでした。さらに、マイクロビアの製造プロセスの改善も高周波性能を向上させます。マイクロビアはTHのほぼ1/10のパラシティックを持っています。テストビークル構造はマイクロビアの低インダクタンスを検証でき、低インダクタンスのデカップリングキャパシタとパッド内ビアと組み合わせることで、特に高速ロジックにおけるノイズ削減のメリットを示します。

先進的なコンポーネント（パーツ）へのアクセス

半導体産業は、電子機器の主要な推進力です。より小さいゲート幾何学とより多くの総ゲート数により、より多くの機能が実行されるようになり、その速度も速くなります。より大きなウェハーを使用することで、価格は引き続き下落し続けます。

ICパッケージングでは、例えば0.80mmピッチや0.65mmピッチのデバイスが、HDIのようなPCB技術の恩恵を受けますが、0.8mmピッチ以下のデバイスの使用がHDIの真の利点を提供し始めるところです。ブラインドビアは内層でのスペースを節約し、ビアランドを小さくするだけでなく、ビア・イン・パッドを可能にします。これらのデバイスの典型例は、図6aに示されている953ピン、0.65mmピッチのデジタルシグナルプロセッサ（DSP）や、図6bに示されている498ピンのDSPです。さらに普及している新しいコンポーネントは、1.00mmピッチや0.8mmピッチでさえも、約600ピンから2500ピンの非常に高いピン数を持つものです。これらの一部は電気通信用のデジタルスイッチ（図6c）ですが、大部分は新しいフィールドプログラマブルゲートアレイ（FPGA）です。Actel、Infineon、Xilinx、Alteraからの現行製品には、456、564、692、804、860、996、1020、1164、1296、1303、1417、1508、1696、1764ピンのパッケージがあります。2000ピンを超えるFPGAが設計されています！

図6. a. これらの953ピン - 0.65mmピッチのマイクロプロセッサー、b. 498ピン0.5mmのDSPデバイス、またはc. 480ピン @ 0.4mmのコントローラー、さらにはd. 182ピン @ 0.25mmものは、マイクロビアが必要です。e. 2577ピン - 1.0mmピッチのデジタルスイッチは、プリント回路上で接続するためにマイクロビアを必要としています。

HDIの機会

HDI技術を使用することの他の利点には、設計の容易さによる市場投入までの時間の短縮や信頼性の向上があります。

市場投入までの時間の短縮

市場投入までの時間の短縮は、ブラインドビアやビア・イン・パッドを使用した部品の配置が容易になることで実現します。小さいスペーシング、改善されたBGAブレイクアウト、ブールバードルーティング（第4章参照）、ブラインド/埋め込みビアを通してビアよりもオートルーティングが容易になることで、他の設計効率が向上します。ブラインドビアの改善された電気的性能のおかげで全体的なシステム設計時間を短縮でき、信号の整合性とノイズの削減のために再スピンが少なくなるためです。

信頼性の向上

1990年代後半にIPC-ITRIによって、マイクロビアの信頼性に関する広範な信頼性テストが実施されました。[1]  他のグループ（HDPUGやNASA-JPLなど）も、THビアよりも小型ブラインドビアの優れた信頼性に関する報告を行っています。[2]  「なぜ」かを理解するのは非常に簡単です！  ビアのアスペクト比（AR-深さ対直径比）は、THのARが>6:1（+）で、最大20:1に達するのに対し、1:1未満（<）です。これは、HDIで使用される薄い材料と低Z軸TCE材料の結果です（第2章を参照）。HDI材料は多岐にわたり、多層ラミネートを超える種類があるため、IPC標準IPC-4104Aによってカバーされており、IPC-4101Bではありません。ブラインドビアが適切にドリルされ、めっきされていれば、典型的なTHのように多くの熱サイクルで機能します（第6章を参照）。

したがって、薄いHDI材料は熱伝達に適しており、これもIPC HDIデザイン基準、IPC-2226でカバーされています。

低コスト

第4章と第5章では、HDI PWBの改善された設計プロセスについて詳しく説明します。適切に計画され実行された場合、HDIマルチレイヤーはTHボードの代替品よりも安価になることがあります。図4に示されているように、高速で制御されたインピーダンスの14層THマルチレイヤーと8層HDIマルチレイヤーのベンチマーク。PWBのセカンダリサイドを完全に活用することで、全てのコンポーネントを接続するのに必要な面積が40％減少し、さらに6層少なくなりました。

予測可能性または「費用はいくらか？」と設計モデルの必要性

予測可能性

顧客は、プロジェクトまたはボード設計を開始する前に、HDIスタックアップ、設計ルール、そして価格を知る必要があります。

製造業者は、設計が完了した後に設計を見積もることができますが、前もって数字がなければ - 誰も盲目的な道を進む時間を費やす余裕はありません。 「マイクロビアはより高価だ！」という概念は、HDIボードを適切に設計する方法を知らないことから来ています。

TRANSLATE: 過去37年間にわたるHDIのベンチマーキングの利点の一つは、図7に示されたTH対HDIのトレードオフチャートでした。価格/密度比較です。2つの主要な変数はRCI、比較通貨で、8層マルチレイヤーの実際の価格に正規化され、DEN、ボード上のピンの平均数をボードの長さと幅で割ったものです。

図7. TH対HDI価格/密度比較。相対コスト指数（RCI）と密度予測子（ピン/平方インチ）は、TH層（列A）と同等のHDI構造（列B - G）の迅速な比較を提供します。

マトリックス内のRCIは、コストの「基準」となる数字（または最小値）です。しかし、範囲の「上限」数値は、現時点で計算したり設定したりすることができません。それはすべて、設計のさまざまな要因に依存します。収率は、最小直径、環状リング、最小トレースと間隔、材料の厚さ、穴の総数及びその密度に非常に敏感です。最終仕上げ、穴埋め、公差などの他のコスト要因も価格に影響します。「密度」（DEN）という列を追加しました。これは、表面の平方インチあたりの最大電気接続数（「ピン」と呼ばれる）です（両面に対して）。破線は「同等の」PCBを示しています。したがって、例として、平均100「ピン」/平方インチを持つ18層TH（スルーホール、列A）ボードは、210「ピン」/平方インチ（p/si）を処理できるため、10層HDIボード（1+8+1、列C）として設計されていた可能性があります。または、200 p/si（列E、2+2+2）の6層HDIボードとして設計されていた可能性があります。

RCIでは、この例での「絶対」コスト削減は示されていません。「相対」コスト削減は、10層で28.1％、6層HDI「同等」で20.5％です。しかし、より小さいボードはパネルあたりのボード数を増やす可能性があり、「価格」は上記の数字よりもさらに低くなるでしょう。8Lから18Lの範囲では、HDIボード、特に2+N+2は、8Lから18LのTHボードと同等ではありません。それらは、THボードの12X-20Xの密度を持つボードを表しています。

このマトリックスはFR-4に基づいています。これには2つの重要な意味があります。TH RCIスケール（4L – 16L）は、中国によって設定された競争価格を表しています。このスケールはHDIの価格設定と比較して低くなっています。従って、HDIの価格が同等またはそれ以下であれば、非常に競争力があります。建設材料がFR-4ではなく、より高価な低Dkまたは低Dj材料である場合、層を減らすことでHDIからの節約ははるかに大きくなります！

第2章

高密度インターコネクト（HDI）用材料

この章では、HDI回路の製造に使用される材料について議論します。PCBの材料に関するいくつかの優れたリソースが存在します（例えば、Holden & Coombsによって編集された「Printed Circuit Handbook」など）が、ここではHDIに特有の材料に焦点を当てます。

現在のHDI材料の世界市場は、BPA Consulting Ltd.によって8300万平方メートルと推定されています。BPA Consultingによる使用順に11種類（11）のHDI材料の内訳：

• レーザードリル可能プリプレグ-40.4%
• RCC-28.3%
• 従来のプリプレグ-17.2%
• ABフィルム-5.0%
• エポキシ-3.3%
• その他-3.2%
• BT-1.8%
• アラミド-0.4%
• ポリイミド-0.3%
• フォトドライフィルム-0.1%
• フォトリキッド-約0.0%

PCBの主要な材料成分は、充填材の有無にかかわらずポリマーレジン（誘電体）、補強材、および金属箔です。典型的な構造は図1に示されています。PCBを形成するために、金属箔層の間に、補強材の有無にかかわらず誘電体の交互層が積層されます。

材料の大部分はエポキシですが、一部にはBT、PPE、シアネートエステル、改良アクリレートがあります。最新の材料は、増加しているレーザードリル可能なプリプレグの数です。

図1. PWBラミネートの構造 [出典: PCハンドブック, 第7版]

誘電体と絶縁体

業界の基盤となる樹脂はエポキシ樹脂でした。エポキシは、比較的低コストで、金属箔や自身への優れた接着性、そして良好な熱的、機械的、電気的特性のため、長年にわたり基本材料とされてきました。より良い電気性能、鉛フリーはんだの温度に耐える能力（表1参照）、環境適合性が求められるようになると、基本的なエポキシ化学は年々劇的に変化してきました。 

エポキシは熱硬化性樹脂であり、硬化剤や触媒を使用して最終的な硬化製品に至る架橋反応を促進します。エポキシは本来可燃性があるため、可燃性を大幅に低減するために樹脂に難燃剤が組み込まれます。従来、主な硬化剤はDicyでしたが、現在では様々なフェノール化合物が使用されています。伝統的に使用されていた難燃剤の臭素化合物（例えば、TBBA）は、PCBが廃棄された際に臭素が環境に入ることへの懸念から、リンを含む他の化合物に置き換えられています。多くの企業は、最終的な禁止措置や「環境に優しい」というイメージを持つために、「ハロゲンフリー」要件を採用しています。

表1. 「鉛フリー」積層材の4つの重要な熱特性とSTII。

図2. 一般的な積層材のSTII値の例。

他に一般的に使用されている樹脂には、エポキシ樹脂システムの特定の欠点に対処するために選ばれるものがあります。BT-エポキシは、その熱安定性のために有機チップパッケージで一般的ですが、ポリイミドおよびシアネートエステル樹脂は、より良い電気特性（低いDkおよびDf）と改善された熱安定性のために使用されます。時には、コストを抑えて機械的特性を向上させるためにエポキシと混合されることもあります。鉛フリー組立てにおける重要な熱特性はSTIIであり、いくつかの積層板の値は図2に示されています。

熱硬化性樹脂の他に、ポリイミドおよびポリテトラフルオロエチレン（PTFE）を含む熱可塑性樹脂が利用されています。熱可塑性バージョンのポリイミドは比較的もろいですが、熱硬化性バージョンは柔軟で、フィルム形態で供給されます。これは通常、フレキシブル回路やリジッドフレックスと呼ばれる組み合わせ回路の製造に使用されます。また、エポキシよりも高価であり、必要に応じてのみ使用されます。

HDI用の適切な積層板を選択するために、図3は世界中の積層板の選択とそれらの等価性を示しています。

図3. 多くのPCB積層板の置換チャート

補強材料

レーザードリル可能および従来のガラス繊維

プリント基板を製造するために使用されるほとんどの誘電体材料は、樹脂システムに補強を取り入れています。補強は通常、織られたガラス繊維の形を取ります。織られたガラス繊維は、他のどの布とも同じように、個々のフィラメントが織機で織り合わされて作られます。異なる直径のフィラメントと異なる織りパターンを使用することで、異なるスタイルのガラスクロスが作られます。

ガラス繊維は誘電体に機械的および熱的耐久性を加えますが、HDI構造で使用される場合にはいくつかの問題を引き起こします。図5はガラスファブリックが織られていることを示し、表はそのスタイル、糸、およびそれらの糸の厚さを示しています。ビアを作成するためにレーザーを使用する場合、ガラス繊維と周囲の樹脂との間のアブレーション率の違いが、穴の品質の低下を引き起こす可能性があります。また、ガラスがない領域、1本の糸がある領域、および糸の交差点（ノットとも呼ばれる）があるため、ガラス繊維クロスは均一ではなく、これらの領域すべてに対してドリルパラメータを設定することが困難です。通常、ドリルは最もドリルが難しい領域、つまりノット領域に合わせて設定されます。

ガラス繊維メーカーは、糸を両方向に広げて布地をより均一にすることで、いわゆるレーザードリル可能な誘電体を作り出しました。これにより、ガラス繊維がない領域およびナックル領域を最小限に抑えます。図4は、現在利用可能な12のLDPとその特性を示しています。依然として、ガラス繊維を貫通するためには樹脂よりも多くのエネルギーが必要ですが、今ではドリリングパラメータを最適化して、パネル全体で一貫した結果を得ることができます。

図4.  レーザードリル可能なガラス繊維の布仕様表。

RCCs

レジンコーティング銅（RCC）フォイル

ガラス繊維強化誘電体の限界は、企業に代替の誘電体ソリューションを検討させました。レーザードリリング（穴の品質が悪い、ドリリング時間が長い）の問題に加えて、織られたガラス繊維の厚さがPCBを薄くすることを制限していました。これらの問題を克服するために、銅箔が誘電体のキャリアとして利用され、それをPCBに組み込むことができました。これらの材料は「レジンコーティング銅」またはRCCと呼ばれます。RCCフォイルは、ロールからロールへのプロセスを使用して製造されます。

図5.  標準およびレーザードリル可能なガラス繊維布の写真

銅はコーティングヘッドを通過し、樹脂が銅の処理された側に堆積されます。その後、乾燥オーブンを通過し、部分的に硬化または「Bステージ」にされます。これにより、内部回路の周囲の領域に流れ込み、コアに接着することができます。樹脂システムは通常、ラミネートプロセス中の過剰な押し出しを防ぐために流動制限剤で改良されています。

ほとんどのRCCフォイルはこの方法で製造されますが、追加のタイプも存在します。これらのタイプの1つは二段階製品です（図6）。最初の樹脂層がコーティングされた後、2層目を追加するために再びコーターを通過します。2回目のコーティング中に、最初の層は完全に硬化し、2層目は「Bステージ」になります。このプロセスの利点は、最初の段階がハードストップのように機能し、層間の最小厚さを保証することです。欠点は、製品が単層コーティング版よりも高価であることです。

RCCフォイルの利点が多い一方で、寸法安定性や厚みの制御における補強の欠如に関する懸念があります。これらの懸念に対処するために新しい材料が開発されました。三井金属鉱山のMHCGは、樹脂コーティングプロセス中に超薄型のガラス繊維（1015または1027）を組み込んでいます。このガラス繊維は非常に薄いため、従来のガラス繊維のようにトリータータワーを通過できないため、プリプレグにすることはできません。また、ポリイミド/エポキシRCCも利用可能です。 

ガラス繊維はレーザードリリングに大きな影響を与えませんが、標準のプリプレグと同等またはそれ以上の寸法安定性を提供します。25ミクロンという薄い誘電体層が利用可能になり、非常に薄い多層製品を実現します。 

RCCフォイルのもう一つの懸念点はコストです。RCCフォイルは、同等のプリプレグ/銅フォイルの組み合わせよりもほぼ常に高価です。しかし、レーザードリリングの時間を考慮に入れると、RCCフォイルは実際にはより安価な製品を実現することができます。穴の数と面積のサイズが増えるにつれて、レーザードリルの改善されたスループットがRCCフォイルの増加したコストを上回ります。

図6.  利用可能な4種類の樹脂コーティング銅（フォイル）

その他の誘電体

最適化された液体エポキシは、HDI用の誘電体の中で最も低コストを提供できます。また、細線配線用の薄層を塗布するのにも最も簡単です。スクリーン印刷、縦または横のローラーコーティング、メニスカスコーティング、カーテンコーティングによって塗布することができます。Taiyo Inkブランドが最も使用されていますが、Tamura、Tokyo Ohka Kogyo、Asahi Denka Kogyoも製品を持っています。

ポリフェニルエーテル/ポリフェニレンオキサイド： M.P > 288° Cは、288°-316° Cを大きく超える融点を持つポリフェニルエーテル（PPE）またはポリフェニレンオキサイド（PPO）の熱可塑性プラスチックです。PPO/エポキシブレンドは、Tg >180° Cで、より高い分解温度を持ちます。低い誘電率と損失正接を持つことによる優れた電気的性能で人気があります。これは、多くの熱硬化性樹脂（エポキシやBTなど）よりも低い水分吸収を持っています。高い融点と化学的耐性は、デスミアリングを重要なプロセスにします。

電気特性

図7は、非常に高速なロジックに適した誘電体を含む、人気のある誘電体の誘電率（Dk）と損失因子（Dj）を示しています。表2は、HDI設計に関連する高速性能のための他の電気特性をリストしています。

図7.  様々な積層材の電気特性をその誘電率と損失係数で

表2.  高速回路を設計する際の他の重要な電気的性能の考慮事項。

細いトレースとスペースの実現

非常に高速なロジックでは、信号は導体の表面（スキン効果）を伝わります。滑らかな銅箔は、銅の損失を減らしながら非常に細いトレースとスペースの製造を可能にします。（図8を参照）図9では、5ミクロンおよび3ミクロンの銅箔、またはmSAPプロセスを用いて、超微細なトレースが可能です。

図8.  接着のための箔処理は4つのプロファイルがあり、銅の損失（スキン効果）に重要です

図9.  非常に薄く滑らかな銅箔は非常に細いトレースとスペースを可能にします（8um/8um）

高密度インターコネクトの材料は、PCBデザイナーや電気エンジニアにとって重要な話題です。PCBの材料に関するいくつかの良い資料が存在し、ここではエンジニアがプリント回路基板を設計するのに役立つHDI材料に焦点を当てています。

第3章 

HDI製造プロセス

初期HDI製造

高密度インターコネクトプリント回路は実際には1980年に始まり、研究者たちがビアのサイズを小さくする方法を探し始めた時でした。最初の革新者は不明ですが、最初期の先駆者には、LaserViaの開発者であるMicroPak LaboratoriesのLarry Burgess、フォトダイエレクトリックビアを製造したTektronixのDr. Charles Bauer、プラズマエッチングビアを開発したContravesのDr. Walter Schmidtなどがいます。

最初の生産ビルドアップまたは順次プリントボードは1984年に登場し、HewlettPackardのレーザードリルされたFINSTRATEコンピューターボードから始まり、1991年には日本でIBM-YASUによるSurface Laminar Circuits (SLC)、スイスではDyconexによるDYCOstrateが続きました。

図1は、その最初のHewlett Packard FINSTRATEボードの一つを、Hewlett-Packard Journal（1983年）の表紙に示しています。

HP Finstrate レーザービアHPがレーザードリルによるマイクロビアの開発を意図していたわけではありません。それらは、新しい32ビットマイクロコンピュータチップのリバースエンジニアリングの結果生まれました。それを「FOCUS」チップと呼び、NMOS-IIIで開発された32ビットマイクロプロセッサで、非常に電流を多く必要とする特徴があります。この新しいマイクロプロセッサに関する初期の驚きの一つは、標準の0.3mm直径のスルーホールビアを1.6mm厚のボードで駆動できなかったことです。それは、20-30nHenrysのインダクタンス、または0.125mmのブラインドビアのみを駆動できました。二つ目の驚きは、FR-4の通常の損失（Dj=0.020）を駆動するエネルギーがなかったため、純粋なポリテトラフルオロエチレン（PTFE）が使用されたことです。ICの冷却要件は、非常に小さなブラインドビアと非常に低損失の誘電体を備えたメタルコアボードを必要としました。その結果作成されたボードは、直接ワイヤーボンディングされた集積回路（IC）を備えた銅コア、ビルドアップ技術でした。

図1. 一般生産における最初のマイクロビアPCB。ヒューレット・パッカードのFINSTRATEは1984年に生産を開始した。これは銅コアのビルドアップ技術で、純PTFEを誘電体として使用し、直接ワイヤーボンディングされた集積回路(IC)を持っていた。 

IBM SLCフォトビア

IBMのSLC技術が1991年に導入されて以来、HDI配線基板を大量生産するための多くの方法のバリエーションが開発され、実装されてきました。生産量の観点から判断すると、レーザードリリング技術がその一つです。他の方法も多くのPWBメーカーによって依然として使用されていますが、はるかに小規模です。

しかし、レーザードリリングプロセス（以降、レーザービアと呼ぶ）にはより大きな重点が置かれるでしょう。なぜなら、それが今日最も人気のあるプロセスであり、将来的にその人気が高まると思われるからです。ビアホール形成がHDI配線基板の製造のたった一つの要素であることを理解する必要があります。マイクロビアホールを持つHDI配線基板の製造には、従来の基板製造にはない多くのプロセスが関与します。

HDI製造の基本

図2は、シーケンシャルビルドアップ技術（SBU）または高密度インターコネクト製造プロセスの内訳を示しています。3つの基本要素は次のとおりです：

• 誘電体フォーマット
• ビア形成
• 金属化方法

図2. シーケンシャルビルドアップ技術（HDI）には三つの主要な特徴があります：誘電体フォーマット、ビア形成、そして金属化方法（デュポン提供）。

各マイクロビア技術の製造プロセスは、電源とグラウンドプレーンを運ぶ単純な両面ボード、または電源とグラウンドプレーンに加えていくつかの信号パターンを運ぶ多層ボードである基本コアから始まります。コアには通常、スルーホール（PTH）があります。これらのPTHはBVHになります。このようなコアはしばしばアクティブコアと呼ばれます。

誘電体と絶縁体

マイクロビア製造に使用される誘電体と導電性材料の概要は、IPC-4104A標準でカバーされています。これらの誘電体のいくつかは、チップパッケージングとPWB HDIアプリケーションの両方で使用できます。HDIおよびマイクロビア材料のIPC/JPCA-4104仕様に関連する材料仕様への相互参照が行われます。

材料選択は、これらの質問に答える必要があります：

• 誘電体の使用は、コア基板材料によって現在使用されている化学と互換性がありますか？
• 誘電体は、受け入れられる銅のめっき付着を持つでしょうか？（多くの元装置メーカー（OEM）は、1オンス（35.6 µm）の銅あたり6ポンド/インチ（1.08 kgm/ cm）以上を望んでいます。）
• 誘電体は、金属層間に適切で信頼性のある誘電体間隔を提供しますか？
• それは熱的ニーズを満たしますか？
• 誘電体は、ワイヤーボンディングや再作業に望ましい「高い」Tgを提供しますか？
• それは、複数のSBU層（すなわち、はんだ浮き、加速熱サイクル、複数のリフロー）での熱衝撃に耐えられますか？
• それはめっき可能で信頼性のあるマイクロビアを持ちますか（つまり、ビアの底まで良好なめっきを確保するための余地がありますか）？
• 材料選択はこれらの質問に答える必要があります：
• 誘電体は、コア基板材料によって現在使用されている化学薬品と互換性のある化学薬品を使用しますか？
• 誘電体は、受け入れられる銅のめっき付着を持つでしょうか？（多くの元装置メーカー（OEM）は、1オンス（35.6 µm）の銅あたり6ポンド/インチ（1.08 kgm/ cm）以上を望んでいます。）
• 誘電体は、金属層間に適切で信頼性のある誘電体間隔を提供しますか？
• それは熱的ニーズを満たしますか？
• ダイエレクトリックは、ワイヤーボンディングや再作業に適した「高い」Tgを提供しますか？
• 複数のSBU層（すなわち、はんだ浮き、加速熱サイクル、複数のリフロー）を伴う熱衝撃に耐えられますか？
• プレート可能で信頼性の高いマイクロビアを持つでしょうか（つまり、ビアの底まで良好なめっきを確保するための余地があるでしょうか）？

HDI基板に使用される一般的なダイエレクトリック材料は9種類あります。IPCスラッシュシート、例えばIPC-4101BやIPC-4104Aはこれらの多くをカバーしていますが、まだIPC標準によって指定されていないものも多くあります。材料は以下の通りです：

• 感光性液体ダイエレクトリック
• 感光性ドライフィルムダイエレクトリック
• ポリイミドフレキシブルフィルム
• 熱硬化型ドライフィルム
• 熱硬化型液体ダイエレクトリック
• 樹脂コーティング銅箔（RCC）、二層および補強付き
• 従来のFR-4コアおよびプレプレグ
• 新しい「スプレッドグラス」レーザードリル可能（LD）プレプレグ
• 熱可塑性プラスチック

インターコネクトビア形成

このセクションでは、さまざまなドリルによるビア穴形成技術を使用するプロセスについて説明します。スルービアのドリリングは0.20 mm（0.008インチ）以下でも可能ですが、コストと実用性の観点から推奨されません。0.20 mm（0.008インチ）以下では、レーザーやその他のビア形成プロセスの方がコスト効果が高いです。HDIプロセスで使用されるIVHを形成するための多くの異なる方法があります。レーザードリリングが最も顕著です。 これらの異なるビア形成方法は、形成するビアの最小サイズにいくつかの制限があり、ビア形成の速度にも大きな違いがあります。 

機械ドリリング

盲ビアと埋め込みビアの形成における最も古い技術は、図3aおよび3bで見られるように、機械ドリリングと順次積層です。 小さなドリルビットの製造と高速機械ドリリングの両方において進歩があり、この技術が一部の状況で使用されるようになりました。

F図3. HDIが量産で始まったのは、図3aの制御深度による小さなビアの機械的ドリリング、または図3bの順次積層によるものです。

図4. PWBパネルにブラインドビアを作成することは通常、レーザー技術を用いて行われますが、化学エッチング、プラズマ、フォトダイエレクトリックなどの「マスビアプロセス」も使用されてきました。

レーザービア技術

レーザービア加工は、マイクロビア穴形成プロセスの中で最も人気があります。しかし、最も速いビア形成プロセスではありません。小さなビアの化学エッチングが最も速く、推定で秒間8,000から12,000ビアの速度です。これはプラズマビア形成やフォトビア形成（図4）にも当てはまります。これらはすべてマスビア形成プロセスです。レーザードリリングは、最も古いマイクロビア生成技術の一つです。[1] レーザーエネルギーの波長は、赤外線および紫外線領域にあります。レーザードリリングには、ビームのフルエンスサイズとエネルギーをプログラミングする必要があります。高フルエンスビームは金属やガラスを切断できますが、低フルエンスビームは有機物をきれいに除去し、金属には損傷を与えません。高フルエンスビームには約20ミクロン（

ほとんどのレーザー加工では、CO2レーザーまたはUVレーザーが使用されます。これらは最も入手しやすく、経済的なレーザーだからです。エポキシ積層板にビアを作成する際にCO2レーザーを使用する場合、削除されるべきエリアの上の銅を取り除く必要があります（図5を参照）。CO2レーザーは、ガラスでサポートされていない積層板に主に使用されます。これには、フレキシブルポリイミドや樹脂コーティング銅（RCC^®）フォイル、アラミド繊維などの代替材料で強化された積層板が含まれます。改良されたTEA CO2（横方向励起大気圧）レーザーは、9,000 nmの波長とより高いピークパワーを使用してガラス繊維を通過するように特別に作られています。

しかし、多くのバリエーションがあります。マイクロビア穴をドリルする目的で、5つのレーザーシステムがあります：UV/エキシマー、UV/ヤグレーザー、CO2レーザー、ヤグ/CO2、およびCO2/TCO2の組み合わせ。また、多くの誘電体材料があります：RCC、樹脂のみ（ドライフィルムまたは液体樹脂）、および強化プレプレグ。したがって、レーザーシステムによるマイクロビア穴の作成方法の数は、これらの誘電体材料と5つのレーザーシステムの組み合わせによって決まります。これは図5で見ることができます。

高出力レーザー（例えば、紫外線-UV）はガラスや銅を除去できるため、従来の積層材と共に使用することができますが、銅やガラス繊維を通過する際には通常より遅くなります。レーザービア加工において考慮すべきいくつかの要因があります：レーザーで開けた穴（マイクロビア穴）の位置精度、穴の不均一な直径、誘電体硬化後のパネルの寸法変化、温度と湿度の変化によるパネルの寸法変化、露光機のアライメント精度、ネガティブアートワークの不安定さなどです。これらは慎重に監視され、すべてのマイクロビア穴プロセスにおいて重要です。

図5. 三つの主要なレーザーブラインドビアアブレーションプロセス；c. UVまたはCO2レーザーを使用して銅箔の窓を開ける；d. 銅箔に窓をエッチングしてから、誘電体をレーザーで処理する；e. 材料内のビアにエキシマレーザーを使用し、その後スパッタリングまたは無電解銅によって誘電体を金属化する。

金属化の方法

最後のプロセスはビアの金属化です。HDIプロセスで使用されるIVHを金属化する方法は4つあります。方法は次のとおりです：

• 従来の無電解および電解銅めっき
• 従来の導電性グラファイトまたはその他のポリマー
• 完全および半加法無電解銅
• 導電性ペーストまたはインク（図6fおよび6g）

レーザーは、導電性ペーストで満たされるマイクロビアの製造に最も一般的に使用される方法です。レーザーは、誘電体材料をアブレーションし、銅回路に遭遇すると停止する能力があるため、深さ制御されたブラインドビアの作成に理想的に適しています。図6は、これら2つの主要なマイクロビアプロセスを示しています。

図6. マイクロビア穴の金属化に最も人気のあるアジアのプロセスの2つは、導電性ポリマーを使用しています。f. BBiTプロセスは、導電性銀ペーストを銅箔にスクリーン印刷し、それを2層コアにラミネートします。g. 様々な導電性ペーストがレーザーで穿孔されたbステージの誘電体の穴にスクリーン印刷され、その後、銅箔でコアにラミネートされます。

第4章

HDIの設計基礎

インターコネクト密度の定義

HDI設計を計画する際には、HDIプロセスの性能または指標となる尺度があります。図1の三角形のように、これら3つの重要なHDIプロセスの連鎖は、インターコネクション密度の要素です。

図1. HDI設計の指標

TRANSLATE: 組み立ての複雑さ

表面実装部品を組み立てる難しさの二つの尺度、コンポーネント密度（Cd）、平方インチ（または平方センチメートル）あたりの部品数と組み立て密度（Ad）、平方インチまたは平方センチメートルあたりのリード数。

コンポーネントパッケージング

表面に組み立てる難しさの二つの尺度 コンポーネントの洗練度、コンポーネント複雑性（Cc）、平均リード（I/O）数で測定される。二つ目の指標はコンポーネントリードピッチです。

プリント配線板の密度

プリント回路の密度（または複雑さ）の量、Wdは、そのボードの平方インチあたりのトレースの平均長さによって測定され、すべての信号層を含みます。この指標は、インチ毎平方インチまたはセンチメートル毎平方センチメートルです。二番目は、線形インチあたりまたは線形センチメートルあたりのトレースの数です。 PWBの密度は、ネットあたり平均3つの電気ノードがあると仮定し、コンポーネントリードがネットのノードであるとしたことによって導き出されました。その結果、PWBの密度は 平方インチあたりの部品数の平方根と部品あたりの平均リード数を掛けたものであるという方程式が得られました。βは高アナログ/ディスクリート領域で2.5、アナログ/デジタル領域で3.0、デジタル/ASIC領域で3.5です：

PWB密度（Wd） = β √ [Cd] x [Cc]

= β √ [平方インチあたりの部品数] x [部品あたりの平均リード数]

ここで：

p = コンポーネント（部品）の数

l = すべてのコンポーネントのリード数

a = ボードの上面の面積（平方インチ）

パッケージング技術マップ

図2は、私が「パッケージング技術マップ」と呼んでいるものです。パッケージング技術マップは、1991年1月に東芝によって初めて公開されました。[1]。

マップのもう一つの価値ある特徴は、右上の領域です。これは「先進的な相互接続の領域」です。ここでは、HDI構造を持つことが必要です。点線はHDIの障壁または壁を示しています！ これを越えると、HDIを使用することがコスト効果的になります。あまりにも遠くに進むと、それが必要不可欠になります。

図2. 典型的な組み立てにおけるスルーホール（TH）配線の障壁。

パッケージングマップは、アセンブリのサイズ、コンポーネントの数、およびそれらのコンポーネントが持つリードを測定することによって作成されます。コンポーネントには、アセンブリの両側だけでなく、エッジフィンガーやコンタクトも含まれます。リードを部品で割り、部品をアセンブリの面積で割ることにより、X軸とY軸がわかります。1平方インチ（または1平方センチメートル）あたりのコンポーネント数を平均リード数あたりのコンポーネント数と対比して、対数グラフにプロットすることで、PWB配線密度（インチあたりの平方インチまたはセンチメートルあたりの平方センチメートル）とアセンブリの複雑さ（平方インチあたりのリード数または平方センチメートルあたりのリード数）を計算できます。アセンブリ密度は、単にX軸とY軸を掛け合わせたものです。

スルーホール配線障壁

図2を使用して表面実装アセンブリを分析する場合、パッケージングチャートには3つの主要なゾーンが現れるため、私はこれをマップと呼んでいます。最初のゾーンは、アナログデバイスとディスクリートコンポーネントの高い含有量を持つ製品です。典型的な製品には、カムコーダー、ポケベル、携帯電話（C-C'）があります。これらは最も組み立てが複雑です。1平方インチあたり最大300から400リード（1平方センチメートルあたり47リード）。第二のグループは、デジタルコンポーネントが高く、いくつかの混合ディスクリートを持つ製品です。ノートパソコン、デスクトップ、計測器、医療機器、テレコムルーターが例（A-A'）です。最後のグループは、ICの高度に統合された使用を持っています。PCMCIA、フラッシュメモリ、SiP、その他のモジュールがこのグループの典型例です（B-B'）。このグループは、1平方インチあたり160インチ（1平方センチメートルあたり25センチメートル）を超える最も高いPWB配線密度を持っています。図は大まかに3つの領域を示しています。

図を見ると、アセンブリの複雑さの線が配線密度の線と交差しています。高いディスクリートレベルでは、アセンブリ密度の量に対して必要な配線が少なくなります。高いASIC（そして低いディスクリート）レベルでは、コンポーネントを接続するためにはるかに多くの配線が必要になります。これにより、リード数/平方インチのようなアセンブリ指標は良い指標になりますが、PWBの配線密度に代わるものとしては十分ではありません。

PCB設計の一般的なプロセス

HDI技術を利用したPCB設計のプロセスは図3に示されています。HDI技術を使用して設計する場合、最初のステップ - [設計計画]が最も重要です。HDIのルーティング効率は、スタックアップ、ビアのアーキテクチャ、部品の配置、BGAのファンアウト、および設計ルールに依存しており、図4に示されています。しかし、製造収率、組み立ての考慮事項、およびインサーキットテストを含む、HDIバリューデリバリーチェーン全体を考慮に入れる必要があります。成功した設計のためには、PWB製造業者および組み立て業者と協力することが不可欠です。

 

図3. PCB設計およびレイアウトプロセスの一般的な概要。 

HDI標準、ガイドライン、仕様、および参照資料

HDI設計に取り組む際の出発点は、IPCガイドラインおよび標準です。HDI設計に特に適用されるものとして4つがあり、図5に示されています。

 

図4. 一般的なPCB設計プロセスに追加するための推奨されるHDI計画プロセス

• IPC/JPCA-2315: HDIの概要と、設計密度の推定モデルを提供します。
• IPC-2226: この仕様は、マイクロビア形成、配線密度の選択、設計ルールの選択、相互接続構造、および材料特性の選択についてユーザーに教育します。マイクロビア技術を利用したプリント回路板の設計に使用するための標準を提供することを目的としています。[2]
• IPC-4104: この標準は、高密度相互接続構造に使用される材料を識別します。IPC4104 HDI材料仕様には、HDIに使用される多くの薄い材料を定義するスラッシュシートが含まれています。材料特性のスラッシュシートは、3つの主要な材料タイプに分けられます： 誘電体絶縁体（IN）;  導体（CD）および導体と絶縁体（CI）。 
• IPC6016: この文書は、高密度構造の性能と資格についてカバーしています。

 

図5. IPC標準とガイドライン

HDI設計で異なる点は何ですか？

3つの新しい原則

HDIマイクロビア設計には、TH設計には存在しない3つの新しい原則があります：

• マイクロビアはTHビアを置き換える必要があり、単にTHビアに「加えて使用される」わけではありません。
• THビアの排除を可能にする新しいレイヤースタックを検討してください。
• 改善されたルーティングのために、チャネルとブールバードを作成するようにマイクロビアを配置します。(表1を参照)

スルーホール（TH）を置き換えるマイクロビア

主な考え方は、マイクロビアがTHビアを置き換えるか、またはTHビアの除去を可能にし、これにより内層のルーティング密度を2倍または3倍に向上させることができるということです。これは、THビアが占めていたスペースを使用することになります。これにより、信号層の数とそれらの信号層の参照層の数を減らすことができます。

この原則は最初に思えるよりも深いものです。これは、マイクロビアの配置には三次元があるからです（図6を参照）：

 

表1. THマルチレイヤーには使用されないHDI設計の新原則

• ブラインドビアはX-Yまたはシータ角度で「シフトまたはスイング」され、より多くのルーティングスペースを作成できます。
• ブラインドビアは内層（3D）に配置され、さらに多くのブレイクアウトスペースを作成できます
• 内層で中心間距離を変更して、トレースのための追加スペースを提供できます。
• これがプライマリサイドで起こっている、またはその近くで起こっている場合、セカンダリサイドのBGAの下にはトレースや、より重要な、デカップリングキャパシタのようなディスクリート部品のためのスペースが作られます。

 

図6. ブラインドビアを使用したルーティングの利点のイラスト

レイヤースタックアップの代替案

最初の原則を研究し、「私のビアがどのような仕事をするのか？」と自問自答すると、PWB上で最も一般的なビアはGNDへのビアです。「2番目に一般的なビアは？」という答えは明らかで、PWRへのビアです。したがって、通常はレイヤー2にあるGNDプレーンを表面に移動させることで、GNDへのすべてのビアを排除する機会を提供します。同様に、最も使用されるPWRプレーンをレイヤー2に移動させることで、これらのTHをブラインドビアに置き換えます。これにより、図7に示すように、従来の「マイクロストリップ」スタックアップに対して4つの利点が提供されます：

• 表面に微細なラインをめっきまたはエッチングする必要がありません。
• 表面を途切れのないGNDプアにすることで、EMIおよびRFI（ファラデーケージ）を減らすことができます。
• レイヤー2（PWR）がレイヤー1（GND）に近いほど、平面キャパシタンスが増加し、PDNの平面インダクタンスが低くなります。
• 平面キャパシタンスに蓄えられたエネルギーは、最も低い直列インダクタンスを持つコンポーネントに供給され、ほとんどのデカップリングキャパシタの除去を可能にします。

図7は、THビアの数を減らすための最も一般的なHDIスタックアップのいくつかを示しています。3つの一般的なHDIスタックアップは、IPCタイプ構造（I、II、III）で示されています。レイヤー1とレイヤー2の間に利用可能な可能性のある誘電体には、従来のプレプレグ、レーザードリル可能なプレプレグ、RCC、強化されたRCC、またはBCコアがあります。これらの材料は、第2章HDI材料で説明されています。誘電体が薄い場合、レイヤー1からレイヤー3への「スキップビア」も利用することが実用的であり、IPCタイプIII構造を利用するコストを節約できます。薄い誘電体が使用されない場合でも、0.005インチ（

 

図7. IPCタイプI、II、III構造と比較した3つの代替表面層スタックアップ。

より大きなブールバードを開くためのブラインドビアの配置

有用なHDI設計技術の一つに、内層のルーティングスペースを増やすためにブラインドビアを使用する方法があります。スルービアの間にブラインドビアを使用することで、内層のルーティングスペースが実質的に倍増し、BGAの内側の列のピンを接続するトレースがより多く配置できるようになります。図6に示されているように、この1.0 mmのBGAでは、表面のビアの間に2つのトレースしか逃がすことができません。しかし、ブラインドビアの下では、今では6つのトレースが逃がせるようになり、ルーティングが30%増加します。この技術を使用すると、複雑で高I/OのBGAを接続するために必要な信号層の数が4分の1になります。ブラインドビアは、クロス、L字型、または対角線形成でブールバードを形成するように配置されます。どの形成を使用するかは、電源ピンとグラウンドピンの割り当てによって決まります。これが、FPGAの場合、電源ピンとグラウンドピンの配置を再プログラムすることが非常に有益である理由です。

 

図8. ビア・イン・パッド定義の近くと、ルーティング用のチャネルを作成するためのViPのスイング。

 

図9. 盲孔ビアを使用して内層に大通りを形成し、BGAからのルーティングを30％増やすことができます。

BGAのファンアウトに使用されるマイクロビアは図9に示されています。マイクロビアは、BGAのランドの外側（インセット）、ランドの一部にかかる形（部分的なvip）、または完全に「パッド」内（vip）に配置することができます - 図10を参照してください。ビア・イン・パッドを配置する場合、ビアは常に「オフセンター」であり、ランドの直中央に配置してはいけません。これは、はんだ付け中に閉じ込められた空気の「空洞」を最小限に抑えるためです。BGAランドの中央にビアが配置され、それが充填されていない場合、ランドにはんだペーストが適用され、BGAがペーストランドに配置され、リフロー中にはんだが溶けると、BGAボールが落下し、そこにあるかもしれない空気を「ボトルのコルク」のように閉じ込めます。ビアを「オフセンター」に配置することで、はんだが溶けてマイクロビアに流れ込むときに空気が逃げるチャンスがあります。

 

図10. 盲孔ビアの代替案

 

図11. 埋め込みビアやスルーホールに接続する「スイングビア」のファンシーな3Dビュー

第5章

Altium

を使用した高度なHDI設計

高密度相互接続（HDI）の特徴的な要素は、ブラインドビアとバリードビアの構造です。 マイクロビアに加えて、そのアスペクト比が1.0未満であるため、ブラインドビアと共に使用される薄い材料があります。 第2章で示されたように、HDIには従来の多層構造には現れない新しい材料がいくつか使用されています。RCC、RRCF、液体および乾式フィルム誘電体、スプレッドガラスプレプレグなどです。この章では、これらの構造を作成するためのAltium Designer 19の使用方法を示します：

• HDIスタックアップの定義
  • 分散容量
• マイクロビア構造の定義
  • ステージャードブラインドビア
  • スキップブラインドビア
  • スタックドブラインドビア
  • 機械的にドリルされたブラインドビア
• BGAブレイクアウト
  • チャネルとブールバード
• HDIレイヤーペア上のルーティング

 

図1 Altium Designerでのスタックアップ定義の容易さ。

HDIスタックアップ

Altium Designerには、標準的な材料がいくつかライブラリに既に含まれています。 このガイドブックの第2章で議論されたHDI材料を追加する必要があります。 これは、メインメニューからツール>>マテリアルライブラリを選択してレイヤースタックマネージャーにアクセスすることで簡単に行えます。 これらは、図1に示されているようなHDIスタックアップに使用できます。

分散容量

非常に特殊な薄い材料のグループは、電力分配ネットワーク（PDN）のために分散容量を作り出すものです。多くの人が、これらの「埋め込み容量」材料はほんの数種類だけだと考えていますが、実際には、表1に示されているように、リストははるかに広範です。 それは、電源とグラウンドの間の0.000127 mm（0.005インチ）以下の任意の誘電体が、PDN上の高周波ノイズを抑制するのに適した容量を作り出すからです。 もちろん、誘電体が薄く、誘電率が高いほど、その効果は大きくなります、表1に示されているように。 これらの誘電体は、銅張り積層板（CCL）、ポリイミドフィルム（フィルム）、プリプレグ、および樹脂コーティングフォイル（RCF）です。

 

TABLE 1 分散型PDN誘電体として使用するのに適した32の標準PCB誘電体；CCL、ポリイミドフィルム、プリプレグおよびRCF。

マイクロビア構造の定義

Altiumはマイクロビアの使用を非常に簡単にしました。問題は、適切なマイクロビア（HDI）構造を選択することです。これらのさまざまな構造は図2に示されています。また、HDIデザイン標準、IPC-2226でIPCによってタイプIからタイプVIIとして定義されています。これらのすべては、図3に示されているようにAltium Designerで使用できます。

Altiumの画面は寸法ではなく構造のためにスケールされていませんが、レイヤースタックの可視化はそれを提供できます。

 

TABLE 1 分散型PDN誘電体として使用するのに適した32の標準PCB誘電体；CCL、ポリイミドフィルム、プリプレグおよびRCF。

 

FIGURE 3 様々なHDIビアがレイヤーに割り当てられるHDIビア定義画面。プロパティ画面では、さまざまな直径が定義されます。

ステージドブラインドビア

片面または両面にスタッガードマイクロビアを配置し、スルーホールのみを使用する構造は、最も一般的でコストが低いHDI構造です。Altiumのさまざまなマイクロビア構造が図4に示されており、スタッガード、スキップ、埋め込みが含まれます。HDIビアはデフォルトで中央に配置されますが、配置後に隣接するか、または内側に移動することができます（第4章の図8および10に示されています）。

 

図4 スタッガードビアは一度に1層だけを通過します。

図5は、IPC-2226 HDIデザインスタンダードからのクランクシャフトタイプのスタッガードビアを示しています。スタッガードマイクロビア間の距離は、内側から隣接する、または完全なドッグボーンスタイルまで変えることができます。

内層を接続するために複数のステージャードマイクロビアを使用する場合、熱変動時のビアの影響を最小限に抑えるために、クランクシャフトのようにマイクロビアが回転することが望ましいです。これらのビアは加熱されると膨張するため、近くの他のビアに影響を与えます（図6で見られます）。複数のHDIビルドアップ構造が予想される場合は、PCB製造業者に材料とプロセスの互換性について確認してください。図5は、IPC-2226 HDIデザイン標準からのクランクシャフトタイプのステージャードビアを示しています。ステージャードマイクロビア間の距離は、インセットから隣接まで、または完全なドッグボーンスタイルまで変えることができます。

 

図5 ステージャードビアの「クランクシャフト」スタイル構造。

 

図6 埋め込みビアに接続する複数のビルドアップHDI層。

ブラインドビアをスキップする

スキップマイクロビアは、図7に示すように、次の隣接層を「スキップ」するために使用される点で特別です。スキップマイクロビアはマイクロビアの中で最も深いものになる可能性があるため、設計者は製造業者がそのようなマイクロビアを製造し、金属化する能力を持っているかどうかを知っておくことが重要です。多くの製造業者がこの能力を持っていないため、設計する前に確認することが賢明です。そして、すべてのブラインドビアにおいて、アスペクト比は0.70:1.0や0.65:1.0にまで低下する可能性があるため、表面パッドとターゲットパッドは大きくなります。

 

図7 スキップマイクロビアは2つの誘電体の間を通過でき（例：Layer_1からLayer_3へ）、別のフルビルドアップ層が不要な場合に使用されます。

スタックドビア

スタックマイクロビアは、基板のリアルエステートを最小限に使用しますが、製造が非常に難しいです。これは、上部マイクロビアのターゲットランドが接続するための固体金属表面を必要とすることに起因します。このプロセスには、導電性材料でマイクロビアを充填し、それをメッキする（VIPPO）、またはマイクロビア内部を固体銅でメッキできる「スーパーフィル銅メッキ」の使用が必要です。この構造は図8に示されています。

現在、スタックマイクロビアを大きなドリルで穿たれた埋め込みビアにスタックしないことが推奨されています。この実践から信頼性に関する懸念が生じています。この構造についてPCB製造業者に確認し、2018年5月のIPCホワイトペーパー「パフォーマンスベース印刷基板OEM受入-Via Chain Continuity Reflow Test: The Hidden Reliability Threat-Weak Microvia Interface-IPC-WP-023」を読むことを確認してください。

 

図8 スタックマイクロビアは、上部マイクロビアの「着地パッド」のために固体金属表面を必要とします。下部のマイクロビアは、そのレーザーで生成された空洞を充填し、メッキする必要があります。

機械的にドリルされたブラインドビア

いわゆるマイクロビアは、表面から機械的にドリルで開けることもできます。これらは通常、レーザーでドリルされたマイクロビアよりも直径が大きく、ドリルに円錐形の先端があり、ブレやすく、非常に壊れやすいため、層間の特別な要件があります。

これは、順次積層された、薄い両面メッキ材料にも適用されます。これは図9に示されており、Altiumではプロパティ（マイクロビアではない）として、またはバックドリリングプロパティを使用して利用できます。

 

図9 機械的にドリルされたブラインドビアは、「バックドリリング」として扱うか、プロパティのマイクロビアボックスをチェックしないことで対応できます。

BGAブレイクアウト

ファインピッチBGAは、パッド内のマイクロビアを使用するか、SMTパッドにのみ接触するマイクロビアを使用してファンアウトされます。0.1mmまたは0.075mmのトレースでルーティングする場合、ビア間のスペーシングは表2に示されています。図10は、異なるファインピッチBGAの可能なブレイクアウトルーティングスキームを示しています。  

図10において、0.5mmおよび0.4mmのピッチでは、ビア穴がランドの中心にないことに注意してください。これは、内層のトレースのスペーシングを最小0.075mmに改善するためです。0.5mmピッチBGAで、0.25mmのSMTランドと0.22mmの内層パッドが示されています。ファインピッチBGAの設計ルールを選択する際には、お気に入りのPCB製造業者に連絡して、彼がサポートできるジオメトリと彼が保持できる許容誤差を確認してください。

 

表2 ファインピッチの0.65mm、0.5mm、0.4mmのSMT BGAランド、ブラインドビア、トレース幅およびスペーシングの設計ルール。

従来のN-S-E-WドッグボーンBGAブレイクアウトに加えて、マイクロビアはそのはるかに小さいサイズのため、ルーティング密度を大幅に向上させ、層数を減少させる2つの新しいBGAブレイクアウト方法を可能にします。それは「チャネル」と「スイングビア配置」です。

 

図10、SMT BGAランド、ブラインドビア、トレース幅および0.65mm、0.5mm、0.4mmの細ピッチ用の設計ルールのイラスト。  

チャネル 

BGAの合計シグナルエスケープが400ピンを超え始めると、周辺ではなく、図10に示すようにBGAを横切る行としてマイクロビアを配置することが望ましいです。これらは基板の内層と遠い側に「チャネル」を形成し、BGAの内部信号にアクセスを可能にするため、全体のブレイクアウトに必要な層数を減少させます。

図11のBGAは、1153ピン（34x34）のBGA（1.0mmピッチ）であり、層ごとに132の可能なルート（ビア間に1トレース）に加えて、チャネル内に20トレース（5トレース）があります。これは、このBGAを回路の残りの部分に接続するためには、8層（プラス5プレーン層）が必要であることを意味します。もし、より多くのルーティングチャネルを作成すれば、層ごとにより多くのトレースを接続し、合計層数を減らすことができます。チャネルルーティングは、BGAファンアウトパターンにおいて、最大4つの追加のクロス形状、L形状、または対角線形状のチャネルを形成するために、ブラインドマイクロビアを使用します。新しいチャネルにより、層ごとに最大48の追加接続（8x6トレース）が可能になります。2つのルーティング層と2つのプレーン層を削減できます。

チャネルは、図12に示されているように、BGAのグラウンドピンと電源ピンのレイアウトに応じて、「クロス形状」、「L形状」、または「対角線形状」にすることができます。

 

図11 BGA内のマイクロビアの配置により、内部信号が脱出するためのチャネルを形成。

 

図12 大型BGAのブレイクアウトを容易にするためにマイクロビアによって形成されたルーティングチャネルは、クロス形状、L形状、または対角線形状にすることができます。

ブールバードのためのスイングブレイクアウト

スイングビアとは、2つのコンポーネント（パーツ）パッドの間で配線導体を最適化するためにファンアウトされたビアのペアのことです。N-S-E-Wドッグボーンの単一のブレイクアウトビアの代わりに、より小さいマイクロビアは隣接する2つのブレイクアウトビアのスペースがあります（図13を参照）。

マイクロビアパッドはTHパッドよりもずっと小さいため、0.65mmピッチまでの表面グラウンドフラッドにもスペースがあります（図13）。

 

図13 大きな0.8mm BGAに対する「スイングブレイクアウト」の例で、表面グラウンドフィルが含まれています。

「スイングビア」の間隔と角度を計算するには、以下の6つの寸法に基づいた単純な幾何学が使用されます：

• BGAピッチ
• BGA SMTランドサイズ
• マイクロビアパッドサイズ
• ブレイクアウトマイクロビア間の最小距離
• マイクロビアが直線上にあるか、スタガードされているか、またはBGAランドに隣接しているか（マイクロビアへの距離）。
• スキップマイクロビア（L1-L3）、通常のマイクロビア（L1-L2）、またはその両方が使用されているか

X距離とY距離を選択すると、arcTanはマイクロビアの距離と配置のための角度（0）を提供します。これは図14で見ることができます。 三角関数の公式はMS Excelから入手可能です。

HDIレイヤー上のルーティング

HDIでより高いルーティング密度を実現するために、可能であれば、表面ルーティングレイヤーをX-Yレイヤーペアに割り当てます。 また、参照グラウンドプレーンを表面にGNDフラッドとして移動することも実用的です。 小さなHDIジオメトリーとプレーンのキープアウトは、内層プレーンの機械ドリルアンチパッドよりも小さいです。

 

図14 簡単な三角法を使えば、ビアの間隔とスイング角を計算できます。

レイヤーペア

信号-水平が信号-垂直と小さなマイクロビア、またはスキップマイクロビア、または小さなドリルビアで接続される場合、より高密度が達成されます。これは図15で見ることができます。

 

図15 マイクロビアを使用してX-Yルーティングを可能にし、大きなドリルビアをクロスオーバーとして使用しない3つの可能なスタックアップ。

リターンパス 

高速信号の場合、回路のリターンパスは最小インダクタンスの経路であり、参照平面上で発信信号に従って戻ります。HDIの微細な特性と細ピッチにより、最も外側のGROUND平面を表面に持ってきてGND FLOODとして使用することができます。図13で見られるように、リターンパスのためにGNDフラッドを連続させること、またスイッチングリターンプレーンの場合はリターン電流のためのビアを用意することを忘れないでください。

第6章 

HDI品質と受入基準

マイクロビアの小さなサイズの特性上、受入基準を定義することが難しいです。ほとんどのHDI品質と受入基準は依然としてOEMによって定義されています。IPCは、一般的な資格と性能の仕様（6010シリーズ）の一部としてIPC-6016をIPC-6012に含んでいます。これらの仕様はHDI層の構築のみをカバーしており、コアは独自のIPC仕様によってカバーされています。

IPC-6016 高密度インターコネクト（HDI）構造のための資格と性能の仕様

IPC-6016: この文書には、IPC-6011（一般的なPWBの資格と性能の仕様）など、他のIPC文書で既にカバーされていない高密度基板の一般仕様が含まれています。HDI層の受け入れ基準は、次のスラッシュシートカテゴリに整理されています：

1. チップキャリア
2. 携帯用
3. 高性能
4. 過酷な環境
5. ポータブル

受容性要件は、これら12の具体的な仕様に分けられています：

• セクション3.1: 一般
• セクション3.2: 材料
• セクション3.3: 視覚検査
• セクション3.4: 寸法要件
• セクション3.5: 導体の定義
• セクション3.6: 構造的完全性
• セクション3.7: その他のテスト
• セクション3.8: はんだマスク
• セクション3.9: 電気的特性
• セクション3.10: 環境要件
• セクション3.11: 特別な要件
• セクション3.12: 修理

品質管理

マイクロビアは視覚的に検査することがほぼ不可能であり、断面を取ることも極めて困難です。これは、適切な製造が行われたかどうかを間接的に確認する必要があります。図1 a-dに示されるような適切なマイクロビアは、図2a-dに示されるような欠陥のあるマイクロビアと区別することができます。これらのビアを断面で検査する最も簡単な方法は、IPCのPCQRRプログラムのような「テストクーポン」を使用する場合です。これらのクーポンはIPC-9151で使用されるものと同じであり、統計的に測定されたビアチェーン抵抗と加速熱サイクル試験（HATS）に相関します。[1]品質の高いマイクロビア生産の基準は、100万個のマイクロビアあたり50個以下の欠陥マイクロビアと、デイジーチェーンケルビン抵抗のクーポンの標準偏差の共分散が5%以下であることです。

 

図1. よく製造されたブラインドビアとバリードビアの例；a. 8層ブラインド・バリードビア；b. 6層ブラインド・バリードビア；c. L-1からL-2 & L-3へのスキップブラインドビア；d. ソルダーマスクで満たされた適切なブラインドビア。

 

図2. 拒否されるべき不適切に形成されたブラインドビア。

レーザードリリング品質

マイクロビアのレーザードリリングの品質は、マイクロビアの故障モードの性質を示しています。

 

図3は、レーザーマイクロビアの7つの主要な品質基準と、品質基準仕様、測定方法、サンプルサイズ、および管理限界を示しています。

ベンダーの資格 

HDI製造業者を選択することは非常に難しい場合があります。PCB製造業者のHDI能力を発見する一つの方法は、新しいIPC-9151能力ベンチマーキングパネルです。この標準化された多層パネルは図4に示されています。2、4、6、10、12、18、24、36層構造で、高密度および低密度の設計ルール、5つの厚さ（PCBおよびバックプレーン用）、および18インチx 24インチの大きなパネルサイズで提供され、さまざまなトレースとスペース、盲目および埋葬されたビア構造があります。IPC委員会は、基板用の他の新しいベンチマーキングパネルを計画しています。 

盲目のビアはオプションですが、製造業者のHDI能力に関する重要なデータを提供します。詳細、アートワーク、およびサンプルレポートは、IPC 9151ウェブサイトで入手できます。

 

図4。IPCプログラムからの典型的なPCQR2パネル

他の選択肢には、製造用ボードを製作してテストすることが含まれます。この方法は便利ですが、ほとんどの場合、統計的に有意な結果を得ることはできません。つまり、統計的な意義を解釈するために評価されるサンプルが少なすぎます。測定された性能は、サンプルを手選びした結果であり、能力の範囲を統計的に正確にカバーしていない可能性があります。

テスト車両は多くの場合、資格認定に使用され、これは非常に正確です。これは、信頼性を確立する方法でもあります。後のセクションでは、テスト車両と信頼性テストの結果について説明します。

資格認定クーポン

これを行うための最良のツールは、利用可能な多くのパラメトリック分析および特性評価クーポンです。これらは品質評価プロセスの一部です。これらのプロセスは、信頼性評価、最終製品評価、途中製品評価、プロセスパラメータ評価をカバーします。ここに5つのクーポンシステムがあり、図5で見られる4つです：

• IPC-2221 付録A、D-クーポン
• 導体分析技術 (CAT^™)
• プリント回路品質および相対信頼性 (PCQR2) (図4)
• 高加速熱衝撃 (HATS^™)
• インターコネクトストレステスト IST^™)

 

図5. 5つのうち4つの資格試験クーポンシステム; a. IPC D-クーポン; b. パネル用CATのクーポン; c. CATの様々なHATS試験クーポン; d. インターコネクトストレステスト（IST）クーポン。

加速信頼性試験クーポン

信頼性試験車両では、通常、3つのクーポン方法が使用されます:

• 加速熱サイクル（ATC）
• 高加速熱衝撃（HATS）
• インターコネクトストレステスト（IST）

熱サイクル試験

試験クーポンを使用した加速信頼性試験は、PCBが存在するほど古い原理です。その原理は、小さなスペースに多数の穴を詰め込み、それらをチェーンで接続することです。そのため、「デイジーチェーン」という名前が付けられています。図6に示された試験ボードは、HDIデイジーチェーン試験車両の典型的な例です。このボードには、様々な試験基準のための異なる試験構造が含まれています。ほとんどのスペースは、HDIブラインドビアデイジーチェーン（ブロックA、B、C、E、およびF）とTHデイジーチェーン（ブロックD）によって占められています。表1は、資格試験のブロックとその基準の要約を示しています。図7は、ノートパソコンやネットワークカードのような、より高いボリュームの技術集約型製品の資格認定に典型的です。

 

図6. 典型的なHDI適格性/信頼性テスト車両。

信頼性テストには多くのクーポンシステムが使用されます。これらはテスト車両に組み込まれ、その後製造され、さまざまな条件付けとストレスを受け、パフォーマンスを評価されます。IPCは、IPC-2221標準の付録Aからの新世代テストクーポン、「D-クーポン」を提供しています。4線式ケルビン抵抗テストのテスト基準は、IPC-TM-650、方法2.6.27Aに記載されています。熱衝撃は、IPC-TM-650、方法2.6.7.2に従います。

これらのテストは、クーポンがSMT対流リフロー組立オーブンを通過し、2つの異なるリフロープロファイル（230℃または260℃）のいずれかを使用して最低6回実施された後、高抵抗やオープンが検出されない場合に実施されます。

 

表1. HDIテスト車両のテスト基準。

 

図7. 高信頼性コンピュータおよびテレコム製品のための典型的な業界テスト車両。