고밀도 인터커넥트 - 설계 및 제조 가이드북

제1장

고밀도 인터커넥트 소개

전자기기의 진화

전자는 상대적으로 새로운 산업이며, 트랜지스터가 발명된 지 겨우 65년이 지났습니다. 라디오 진공관은 거의 100년 전에 개발되었지만, 제2차 세계대전에서 통신, 레이더, 탄약 점화(특히 첫 원자폭탄의 레이더 고도계 전자 점화)에 활용되며 세계 최대의 산업으로 발전했습니다. 모든 전자 부품은 연결되고 조립되어 기능하는 단위를 형성해야 합니다. 전자 패키징은 이러한 연결의 설계와 제조를 통합하는 기술입니다. 1940년대 초부터 전자 패키징의 기본 구축 플랫폼은 인쇄 회로 기판(PCB)입니다. 이 가이드북은 가장 복잡한 PWB인 고밀도 인터커넥트(HDI)의 선진 설계 접근 방식과 제조 공정을 설명합니다. 그림 1에서 보여주듯이.

이 장은 고밀도 인터커넥션 방법 선택시 고려해야 할 기본적인 사항들, 주요 장점들, 그리고 극복해야 할 잠재적 장애물들을 소개합니다. 주요 초점은 부품의 인터커넥션과 배선에 있습니다. 밀도에 초점을 맞추고 다양한 HDI 보드 유형 및 설계 대안 선택이 전체 전자 조립품의 비용과 성능에 미칠 수 있는 잠재적 영향에 대해 다룹니다.

1950년대 초부터 인쇄 회로가 보편화됨에 따라, 연결의 밀도와 복잡성이 빠르게 증가했지만, 지난 10년간의 증가 속도만큼은 아니었습니다. 기존의 인쇄 회로 기술은 오늘날의 대부분 요구 사항을 충족할 수 있습니다. 그러나, "고밀도 연결"(HDI)로 불리는 제품군이 점점 더 많아지고 있으며, 이들은 더욱 밀집된 연결을 만드는 데 사용되며, 바로 이것이 이 가이드북의 주제입니다.

연결 트렌드

더 높은 밀도의 연결을 위한 동기는 플랫폼, 성능, 부품의 세 가지로 나뉩니다:

플랫폼

모바일 폰, 디지털 가전제품, 웨어러블 컴퓨터와 같은 빠르게 성장하는 시장은 모두 새로운 기회를 나타냅니다. HDI는 전자기기가 더 작고 가벼워지는 것을 가능하게 합니다.

성능 

감소된 반도체 상승 시간과, 일부 통신 분야에서 최대 80GHz까지의 주파수에서 더 많은 RF 및 마이크로웨이브 통신이 있습니다.

부품 

더 작은 트랜지스터와 그 빠른 상승 시간의 진화하는 실리콘 기술은 더 작은 발자국에서 더 많은 리드를 제공하는 도전으로 이어지며, 이는 단위 면적당 더 많은 연결을 의미합니다.

이러한 모든 추세는 더 작은 트레이스와 갭 치수, 더 작은 비아, 그리고 더 많은 매립 비아를 필요로 하는 더 조밀한 연결을 요구합니다. 이것이 반드시 기판 설계 관행의 변화를 동반하는 것은 아니지만, 전통적인 구조는 한계에 도달할 수 있으며, HDI 구조의 설계는 설계 전략의 재고를 요구합니다.

그림 1. 전자 기기는 1940년대부터 현재의 3D 스태킹과 내장형 구성요소를 포함하는 고밀도 연결 상태로 밀도가 진화했습니다.

HDI 다층 플랫폼

HDI는 PWB 응용 시장에서 크고 성장하는 분야로서, 적어도 세 (3) 가지 다른 HDI 플랫폼이 있습니다. 이 네 플랫폼은 1. 기판 & 인터포저 모듈; 2. 휴대용; 그리고 3. 고성능입니다.

기판 & 인터포저 모듈

이 기술은 플립 칩이나 와이어 본더블 기판에 사용됩니다. 마이크로비아는 고밀도 플립 칩에서 탈출하는 데 필요한 증가된 밀도를 허용합니다. 유전체 재료는 새로 개발된 필름입니다. 전형적인 예는 그림 2에서 볼 수 있습니다. 모듈은 IC가 와이어 본딩, 플립칩, TAB 장착되거나 미세 피치 CSP를 사용할 수 있는 작은 기판입니다. 이산 구성 요소는 일반적으로 0201 또는 01005와 같이 매우 작으며 심지어 내장될 수도 있습니다. 설계 규칙은 모듈이 단일 IC 패키지보다 클 수 있기 때문에 일반적으로 단일 IC 기판보다는 조금 더 거칩니다.

휴대용

휴대용 및 소형화된 소비자 제품은 HDI 기술에서 선두를 달리고 있습니다. 밀집된 설계는 소형 폼 팩터와 매우 밀집된 기능을 제공하며, 여기에는 마이크로-BGA 및 플립 칩 풋프린트가 포함됩니다. 현재 가장 큰 응용 분야는 모바일 전화입니다. 전형적인 모바일 전화 제품(모토로라 MicroTack 및 Apple iPhoneX)은 그림 3에서 볼 수 있습니다.

고성능

이 기술은 고층 수의 보드와 고 I/O 또는 작은 피치 구성 요소에 사용됩니다. 매립된 비아(buried via) 보드가 항상 필요한 것은 아닙니다. 마이크로비아는 밀집된 구성 요소(고 I/O, 마이크로 BGA)의 이스케이프 영역을 형성하는 데 사용됩니다. 유전체는 강화된 수지 코팅 호일, 강화된 프리프레그 및 코어, 고성능 라미네이트입니다. 전형적인 예는 그림 4에서 볼 수 있습니다. 개발될 가능성이 있는 4번째 플랫폼은 그림 5에서 볼 수 있는 ‘내장형 구성 요소’입니다.

그림 2. a. 플립 칩 기판 및 b. 통신을 위한 고밀도 모듈

그림 3. 1994년부터 현재까지 모바일 폰에 사용된 HDI 보드를 특징짓는 끊임없이 증가하는 복잡성과 밀도.

그림 4. 3중 OC-192(10 Gb/s) 광 네트워크 컨트롤러를 위한 고신뢰성 통신 보드. 저손실 라미네이트를 사용하며 1+6+1 HDI 구조입니다.

그림 5. 다양한 내장형 커패시터와 저항기를 연결하기 위한 마이크로비아의 전형적인 사용.

성능 향상

PWB의 성능 향상이 필요할 때, HDI는 주요 기여자입니다. PWB를 더 작게, 가볍게, 얇게 만들 뿐만 아니라, 우수한 전기적 성능을 가지게 됩니다. 이러한 개선 중 일부는 다음과 같습니다:

• 전기적 기생 소자의 크기를 한 차원 낮춤
• 최소한의 스터브
• 안정적인 전압 레일
• 디커플링 캐패시터 제거
• 낮은 크로스토크 및 노이즈
• 훨씬 낮은 RFI / EMI
• 더 가까운 접지면
• 분산된 커패시턴스(PWR/GND)의 기회
• 패드 내 비아를 사용한 표면 접지면은 방출 및 방사를 줄임

반도체 팹이 그들의 장치 크기를 줄이면서, 물리학은 더 빠른 상승/하강 시간을 가능하게 합니다. 이는 고주파 성능에서 나타납니다. 하지만 더 작은 장치는 칩 위에 더 많은 장치를 수용하고 더 높은 열 발산을 의미합니다. 전력 소모를 최소화하기 위해 전원 공급 전압을 줄이면, 회로가 다양한 형태의 노이즈와 신호 강도 손실에 더 민감해지는 결과를 초래합니다. 고성능 라미네이트는 항상 요구되는 사항 중 하나였습니다. 또한, 마이크로비아 제작을 위한 개선된 공정은 고주파 성능을 향상시킵니다. 마이크로비아는 TH보다 거의 1/10의 기생성을 가집니다. 테스트 차량 구조는 마이크로비아의 낮은 인덕턴스를 검증할 수 있으며, 저인덕턴스 디커플링 캐패시터와 패드 내 비아와 결합될 때, 특히 고속 논리에 대한 노이즈 감소의 장점을 보여줍니다.

고급 부품(파트) 접근성

반도체 산업은 전자 분야의 주요 동력입니다. 더 작은 게이트 기하학과 더 많은 총 게이트는 더 많은 기능을 수행할 수 있게 하며, 그 속도도 더 빨라집니다. 더 큰 웨이퍼를 사용함에 따라 가격은 계속해서 떨어지고 있습니다. 

IC 패키징, 예를 들어 0.80 및 0.65mm 피치 장치는 HDI와 같은 PCB 기술의 혜택을 받지만, 0.8mm 피치 및 그보다 작은 장치 사용이 HDI가 실제로 이점을 제공하기 시작하는 곳입니다. 블라인드 비아는 내부 레이어에서 공간을 절약하고 비아 랜드를 줄이며, 패드 내 비아를 가능하게 합니다. 이러한 장치의 전형적인 예는 그림 6a에 나타난 953핀, 0.65mm 피치의 디지털 신호 프로세서(DSP) 또는 그림 6b에 나타난 498핀 DSP입니다. 더 널리 사용되는 다른 새로운 구성 요소는 1.00 및 0.8mm 피치에서도 약 600에서 2500핀에 이르는 매우 높은 핀 수를 가진 것들입니다. 이 중 일부는 통신 디지털 스위치(그림 6c)이지만, 대부분은 새로운 필드 프로그래머블 게이트 어레이(FPGA)입니다. Actel, Infineon, Xilinx 및 Altera의 현재 제품은 456, 564, 692, 804, 860, 996, 1020, 1164, 1296, 1303, 1417, 1508, 1696 및 1764핀의 패키지를 가지고 있습니다. 2000핀이 넘는 FPGA가 설계되고 있습니다!

도면 6. a. 이러한 953 핀 - 0.65 mm 피치 마이크로프로세서, b. 498 핀 0.5mm DSP 장치 또는 c. 480 핀 @ 0.4 mm 컨트롤러, 심지어 d. 182 핀 @ 0.25 mm도 마이크로비아가 필요합니다. e. 2577 핀 - 1.0 mm 피치 디지털 스위치는 이제 인쇄 회로 기판에 연결하기 위해 마이크로비아가 필요합니다.

HDI 기회

HDI 기술을 사용함으로써 얻을 수 있는 다른 이점에는 설계의 용이성으로 인한 시장 출시 시간 단축과 개선된 신뢰성이 있습니다.

시장 출시 시간 단축

시장 출시 시간 단축은 맹물비아나 비아-인-패드를 사용한 부품 배치의 용이성 때문에 발생합니다. 더 작은 간격, 개선된 BGA 브레이크아웃, 대로 라우팅(4장 참조), 맹물/매장 비아를 통한 비아 대신의 자동 라우팅의 용이성으로 인한 다른 설계 효율성도 있습니다. 맹물 비아의 개선된 전기적 성능 때문에 전체 시스템 설계 시간이 줄어들고, 신호 무결성과 노이즈 감소로 인해 재설계가 적게 필요할 것입니다.

개선된 신뢰성

1990년대 후반 IPC-ITRI에서는 마이크로비아의 신뢰성에 대해 광범위한 신뢰성 테스트를 수행했습니다. [1]  다른 그룹들(예: HDPUG & NASA-JPL)도 TH 비아보다 소형 블라인드 비아의 우수한 신뢰성에 대한 보고서를 발표했습니다. [2]  '왜'인지 이해하는 것은 매우 간단합니다!  비아의 종횡비(AR-깊이 대 직경 비율)는 TH의 AR이 6:1(+) 이상이고 최대 20:1에 이르는 것에 비해 1:1 미만입니다. 이는 HDI에서 사용되는 얇은 재료와 낮은 Z축 TCE 재료의 결과입니다(제2장 참조). HDI 재료는 다양하며 멀티레이어 라미네이트의 종류를 초과하므로 IPC 표준 IPC-4104A에 의해 다루어지며 IPC-4101B에는 해당되지 않습니다. 블라인드 비아가 제대로 드릴링되고 도금되면, 일반적인 TH보다 훨씬 많은 열 사이클을 견딜 수 있습니다(제6장 참조) 

얇은 HDI 재료는 따라서 열 전달에 잘 적합하며, 이는 IPC HDI 디자인 표준인 IPC-2226에서도 다루어집니다.

낮은 비용

4장과 5장에서는 HDI PWB의 개선된 설계 과정에 대해 자세히 논의할 것입니다. 제대로 계획되고 실행되면, HDI 다층은 TH 보드 대안보다 덜 비쌀 수 있습니다. 그림 4에서 보여주듯이, 고속, 제어 임피던스 14층 TH 다층과 8층 HDI 다층의 벤치마크. PWB의 2차 측면을 완전히 활용함으로써, 모든 구성 요소를 연결하는 데 필요한 면적이 40% 줄어들었을 뿐만 아니라 6층이 덜 필요했습니다.

예측 가능성 또는 “비용은 얼마나 될까요?” 그리고 설계 모델의 필요성 

예측 가능성

고객은 프로젝트나 보드 설계를 시작하기 전에 HDI 스택업, 설계 규칙 및 가격을 알아야 합니다.

제조업체는 설계가 완료된 후에 설계를 견적할 수 있지만, 사전에 숫자가 없으면 아무도 막다른 골목으로 시간을 낭비할 여유가 없습니다. “마이크로비아가 더 많은 비용이 든다!”는 HDI 보드를 제대로 설계하는 방법을 모르는 것에서 비롯된 개념입니다.

지난 37년 동안 HDI 벤치마킹의 이점 중 하나는 그림 7에서 볼 수 있는 TH 대비 HDI 트레이드오프 차트였습니다. 가격 / 밀도 비교입니다. 두 가지 주요 변수는 RCI, 8층 멀티레이어의 실제 가격에 정규화된 비교 통화와 DEN, 보드의 길이와 너비로 나눈 보드의 평균 핀 수입니다.

그림 7. TH 대비 HDI 가격 / 밀도 비교. 상대 비용 지수(RCI)와 밀도 예측자(DENsity predictor, 핀/제곱 인치)는 TH 레이어(열 A)와 동등한 HDI 구조(열 B – G)의 빠른 비교를 제공합니다.

RCI 행렬에서의 수치는 비용의 '기준' 숫자(또는 최소값)입니다. 하지만 범위의 '상한' 수치는 현재로서는 계산하거나 설정할 수 있는 능력이 없습니다. 이는 모두 설계의 다양한 요소에 따라 달라집니다. 수율은 최소 직경, 연링, 최소 트레이스 및 간격, 재료 두께, 구멍의 총 수 및 밀도에 매우 민감합니다. 최종 마감, 구멍 채우기, 허용 오차와 같은 다른 비용 요소도 가격에 영향을 미칩니다. "밀도"(DEN)에 대한 열을 추가했습니다. 이는 표면당(양면 모두) 최대 전기 연결 수(‘핀’이라고 함)를 제곱 인치 당 나타냅니다. 대시선은 "동등한" PCB를 나타냅니다. 예를 들어, 평균적으로 제곱 인치당 100개의 ‘핀’을 가진 18층 TH(스루홀-열 A) 보드는 제곱 인치당 210개의 ‘핀’(p/si)을 처리할 수 있기 때문에 10층 HDI 보드(1+8+1-열 C)로 설계될 수 있었습니다. 또는, 제곱 인치당 200개의 ‘핀’(p/si)을 가진 6층 HDI 보드(2+2+2, 열 E)로 설계될 수도 있었습니다.

RCI는 이 예시에서 "절대" 비용 절감을 보여주지 않습니다. "상대적" 비용 절감은 10층에 대해 28.1%, 6층 HDI '동등물'에 대해 20.5%입니다. 하지만 더 작은 보드는 패널 당 더 많은 보드를 의미하고 '가격'은 위의 숫자보다 더 낮을 것입니다. 8L부터 18L 범위에서, 특히 2+N+2인 HDI 보드는 8L부터 18L TH 보드의 동등물이 아니며, TH 보드의 12X- 20X 밀도를 나타내는 보드입니다.

이 매트릭스는 FR-4를 기반으로 합니다. 이것은 두 가지 중요한 함의를 가집니다. TH RCI 척도(4L – 16L)는 중국에 의해 설정된 경쟁 가격을 나타냅니다. 이 척도는 HDI 가격에 비해 낮습니다. 따라서 HDI 가격이 같거나 낮으면 매우 경쟁력이 있습니다. 만약 건설 재료가 FR-4가 아니라 더 비싼, 낮은 Dk 또는 낮은 Dj 재료라면, 층을 줄임으로써 HDI에서의 절감 효과는 훨씬 클 것입니다!

제 2장 

고밀도 인터커넥트(HDI)용 재료

이 장에서는 HDI 회로 제조에 사용되는 재료에 대해 논의할 것입니다. PCB 재료에 관한 여러 좋은 자료가 있습니다(예: Holden & Coombs가 편집한 Printed Circuit Handbook), 따라서 우리는 HDI에 특화된 재료에 집중할 것입니다. 

현재 전 세계 HDI 재료 시장은 BPA Consulting Ltd.에 의해 8300만 제곱미터로 추정되었습니다. BPA Consulting이 분석한 열한 가지(11) HDI 재료의 사용 순서는 다음과 같습니다:

• 레이저 드릴링 가능한 프리프레그-40.4%
• RCC-28.3%
• 전통적인 프리프레그-17.2%
• ABFilm-5.0%
• 에폭시-3.3%
• 기타-3.2%
• BT-1.8%
• 아라미드-0.4%
• 폴리이미드-0.3%
• 포토 드라이 필름-0.1%
• 포토 리퀴드-~0.0%

PCB의 주요 재료 구성 요소는 필러 유무에 따른 폴리머 수지(유전체), 보강재, 금속 호일입니다. 전형적인 구조는 그림 1에 나타나 있습니다. PCB를 형성하기 위해, 금속 호일 층 사이에 보강재 유무에 따른 유전체 층이 번갈아 쌓입니다.

대부분의 재료는 에폭시이지만, 일부는 BT, PPE, 시아네이트 에스터 및 변형된 아크릴레이트입니다. 가장 최신 재료는 레이저로 드릴링할 수 있는 프리프레그의 수가 증가하고 있습니다.

그림 1. PWB 라미네이트 구조 [출처: PC Handbook, 7판]

유전체 및 절연체

산업의 기본 수지는 에폭시 수지였습니다. 에폭시는 상대적으로 낮은 비용, 우수한 접착성(금속 호일과 자체에 대한), 그리고 좋은 열적, 기계적, 전기적 성질로 인해 필수품이었습니다. 더 나은 전기 성능, 무연 솔더 온도(표 1 참조)를 견딜 수 있는 능력, 환경 규제가 도입됨에 따라, 기본 에폭시 화학은 수년에 걸쳐 극적으로 변화되었습니다. 

에폭시는 열경화성 수지로, 최종 경화 제품으로 이어지는 교차 결합 반응을 촉진하기 위해 경화제와 촉매를 사용합니다. 에폭시는 또한 본질적으로 가연성이므로, 수지에 난연제를 첨가하여 가연성을 크게 줄입니다. 전통적으로 주요 경화제는 Dicy였지만, 현재는 다양한 페놀 화합물이 사용됩니다. 난연제로 사용되는 전통적인 브롬 화합물(예: TBBA)은 PCB가 폐기될 때 브롬이 환경으로 유입되는 우려로 인해 인을 포함한 다른 화합물로 대체되고 있습니다. 많은 회사들이 결국 금지되거나 "녹색"으로 보이기 위해 "할로겐프리" 요구사항으로 전환하고 있습니다.

표 1. '무연' 라미네이트와 STII의 네 가지 중요한 열적 특성.

그림 2. 일반 라미네이트의 일부 STII 값.

다른 수지들은 일반적으로 에폭시 수지 시스템의 특정 단점을 해결하기 위해 선택됩니다. BT-에폭시는 열 안정성 때문에 유기 칩 패키지에 흔히 사용되며, 폴리이미드와 시아네이트 에스터 수지는 더 나은 전기적 특성(낮은 Dk 및 Df)과 개선된 열 안정성을 위해 사용됩니다. 때로는 비용을 절감하고 기계적 특성을 향상시키기 위해 에폭시와 혼합됩니다. 무연 조립을 위한 중요한 열적 특성은 STII이며, 일부 라미네이트 값은 그림 2에서 볼 수 있습니다.

열경화성 수지 외에도 폴리이미드와 폴리테트라플루오로에틸렌(PTFE)을 포함한 열가소성 수지가 사용됩니다. 열가소성 폴리이미드 버전은 상대적으로 취약하지만, 열경화성 버전은 유연하며 필름 형태로 제공됩니다. 이는 일반적으로 유연 회로를 만드는 데 사용되며, 리지드-플렉스라고 불리는 조합 회로에도 사용됩니다. 또한 에폭시보다 비싸며 필요에 따라 사용됩니다.

HDI에 적합한 라미네이트를 선택하는 데 도움이 되도록, 그림 3은 전 세계의 다양한 라미네이트와 그 등가성을 보여줍니다. 

그림 3. 다양한 PCB 라미네이트에 대한 라미네이트 대체 차트

보강 재료

레이저 드릴링 가능 및 일반 유리섬유

대부분의 유전체 재료는 수지 시스템에 보강재를 포함하여 인쇄 회로 기판을 제작하는 데 사용됩니다. 보강재는 보통 직물 유리 섬유의 형태를 취합니다. 직물 유리 섬유는 다른 천과 마찬가지로 개별 필라멘트가 베틀에서 직조되어 만들어집니다. 다른 지름의 필라멘트와 다양한 직조 패턴을 사용함으로써, 다양한 스타일의 유리 천이 만들어집니다.

유리 섬유는 유전체에 기계적 및 열적 내구성을 추가하지만, HDI 구조에서 사용될 때 일부 문제를 일으킬 수 있습니다. 그림 5는 유리 섬유가 직조되어 있음을 보여주며, 표는 그 스타일, 실, 그리고 그 실의 두께를 보여줍니다. 비아를 생성하기 위해 레이저를 사용할 때, 유리 섬유와 주변 수지 사이의 제거율 차이로 인해 구멍 품질이 떨어질 수 있습니다. 또한, 유리가 없는 영역, 한 가닥의 영역, 그리고 가닥들의 교차점(일명 노클) 등으로 인해 유리 섬유 천이 균일하지 않기 때문에, 이러한 모든 영역에 대한 드릴링 매개변수를 설정하기 어렵습니다. 보통 드릴링은 가장 드릴링하기 어려운 영역인 노클 영역에 맞추어 설정됩니다. 

섬유유리 제조업체들은 실을 양방향으로 펼치고 직물을 더 균일하게 만들어 섬유유리가 없는 영역과 노클 영역을 최소화하는 이른바 레이저로 드릴링할 수 있는 유전체를 만들었습니다. 그림 4는 현재 사용 가능한 12개의 LDP와 그 특성을 보여줍니다. 여전히 섬유유리를 관통하는 데는 레진보다 더 많은 에너지가 필요하지만, 이제 드릴링 매개변수를 최적화하여 패널 전체에 걸쳐 일관된 결과를 얻을 수 있습니다. 

그림 4.  레이저로 드릴링할 수 있는 섬유유리용 천 사양 표.

RCCs

레진 코팅 구리(RCC) 호일

섬유유리 강화 유전체의 한계로 인해 회사들은 대체 유전체 솔루션을 모색하기 시작했습니다. 레이저 드릴링(구멍 품질이 떨어지고 드릴링 시간이 길어짐)과 관련된 문제뿐만 아니라 직조된 섬유유리의 두께는 PCB가 얼마나 얇을 수 있는지를 제한했습니다. 이러한 문제를 극복하기 위해 구리 호일이 유전체를 운반하는 데 사용되어 PCB에 통합될 수 있었습니다. 이러한 재료를 ‘레진 코팅 구리’ 또는 RCC라고 합니다. RCC 호일은 롤 대 롤 공정을 사용하여 제조됩니다.

그림 5.  표준 및 레이저로 드릴링할 수 있는 섬유유리 천의 사진들

구리는 코팅 헤드를 통과하고 수지가 처리된 구리의 한쪽 면에 증착됩니다. 그런 다음 건조 오븐을 통과하여 부분적으로 경화되거나 "B" 단계로 만들어져 내부 회로 주변의 영역을 채우고 코어에 결합할 수 있도록 흐르게 됩니다. 수지 시스템은 일반적으로 라미네이션 과정 중 과도한 압출을 방지하기 위해 흐름 제한기로 수정됩니다. 

대부분의 RCC 호일은 이 방식으로 제조되지만, 추가적인 유형도 존재합니다. 이러한 유형 중 하나는 두 단계 제품입니다(그림 6). 첫 번째 수지층이 코팅된 후, 두 번째 층을 추가하기 위해 다시 코터를 통과합니다. 두 번째 코팅 중 첫 번째 층은 완전히 경화되고, 두 번째 층은 "B" 단계입니다. 이 과정의 이점은 첫 번째 단계가 하드 스톱처럼 작용하여 층 사이의 최소 두께를 보장한다는 것입니다. 단점은 제품이 단일 코팅 버전보다 더 비싸다는 것입니다.

RCC 호일의 모든 이점에도 불구하고, 치수 안정성과 두께 제어 측면에서 보강재가 부족하다는 우려가 있습니다. 이러한 우려를 해결하기 위해 새로운 재료가 개발되었습니다. 미쓰이 마이닝 앤 스멜팅의 MHCG는 수지 코팅 과정 중에 초박형 유리섬유(1015 또는 1027)를 통합합니다. 이 유리섬유는 너무 얇아서 전통적인 유리섬유처럼 트리터 타워를 통과할 수 없기 때문에 프리프레그로 만들 수 없습니다. 또한 폴리이미드 / 에폭시 RCC도 사용 가능합니다. 

유리섬유는 레이저 드릴링에 큰 영향을 주지 않으면서도 표준 프리프레그보다 같거나 더 나은 치수 안정성을 제공합니다. 이제 25 마이크론까지 얇은 유전층이 가능해져 매우 얇은 다층 제품 제작이 가능합니다. 

RCC 호일의 비용도 우려되는 측면입니다. RCC 호일은 거의 항상 동등한 프리프레그/구리 호일 조합보다 비쌉니다. 그러나 레이저 드릴링 시간을 고려할 때 실제로 RCC 호일이 더 저렴한 제품을 만들 수 있습니다. 구멍의 수와 면적이 증가함에 따라 레이저 드릴의 향상된 처리량이 RCC 호일의 증가된 비용을 상쇄합니다.

그림 6.  사용 가능한 네 가지 스타일의 수지 코팅 구리(호일)

기타 유전체

최적화된 액체 에폭시는 HDI용 유전체 중에서 가장 낮은 비용을 제공할 수 있습니다. 또한 미세선 배선을 위해 얇은 층으로 적용하기 가장 쉽습니다. 스크린 인쇄, 수직 또는 수평 롤러 코팅, 멘스커스 코팅 또는 커튼 코팅으로 코팅할 수 있습니다. Taiyo Ink 브랜드가 가장 많이 사용되지만 Tamura, Tokyo Ohka Kogyo, Asahi Denka Kogyo도 제품을 가지고 있습니다.

폴리페닐 에테르/폴리페닐렌 옥사이드:  M.P > 288° C는 288°-316° C 이상의 녹는점을 가진 폴리페닐 에테르(PPE) 또는 폴리페닐렌 옥사이드(PPO)의 열가소성 플라스틱입니다. PPO/에폭시 혼합물은 Tg >180° C와 더 높은 분해 온도를 가집니다. 그들의 인기는 에폭시 및 BT와 같은 많은 열경화성 물질보다 낮은 유전 상수와 손실 탄젠트를 가지고 있어 우수한 전기적 성능을 제공하기 때문입니다. 그들의 높은 녹는점과 화학적 저항성은 디스메어링을 중요한 과정으로 만듭니다.

전기적 특성

그림 7은 매우 고속 논리에 적합한 유전체를 포함하여 인기 있는 유전체의 유전 상수(Dk)와 소산 인자(Dj)를 보여줍니다. 표 2는 HDI 설계를 위한 고속 성능과 관련된 다른 전기적 특성을 나열합니다.

그림 7. 다양한 라미네이트의 전기적 특성을 유전 상수와 손실 인자로 비교

표 2. 고속 회로 설계 시 고려해야 할 다른 중요한 전기적 성능 고려 사항

미세 트레이스 및 간격 가능

매우 고속 논리에서는 신호가 도체의 표면(스킨 효과)을 따라 이동합니다. 매끄러운 구리 호일은 더 적은 구리 손실로 매우 미세한 트레이스와 간격을 제작할 수 있게 합니다. (그림 8 참조) 그림 9에서, 5 마이크론 및 3 마이크론 구리 호일이나 mSAP 공정을 사용하여 초미세 트레이스가 가능합니다.

그림 8. 접착을 위한 호일 처리는 네 가지 프로파일로 나뉘며 구리 손실(스킨 효과)에 중요합니다

그림 9. 매우 얇고 매끄러운 구리 호일은 매우 미세한 트레이스와 간격(8um/8um)을 가능하게 합니다

고밀도 인터커넥트를 위한 재료는 PCB 디자이너와 전기 엔지니어에게 중요한 주제입니다. PCB용 재료에 대한 여러 좋은 자료가 있으며, 여기서는 엔지니어가 인쇄 회로 기판을 설계할 수 있도록 HDI 재료에 초점을 맞추었습니다.

제 3장

HDI 제조 공정

초기 HDI 제작

고밀도 인터커넥트 인쇄 회로는 실제로 1980년에 시작되었으며, 연구자들이 비아의 크기를 줄이는 방법을 조사하기 시작했습니다. 첫 번째 혁신가는 알려져 있지 않지만, 가장 초기의 선구자 중 일부는 MicroPak Laboratories의 Larry Burgess(레이저비아 개발자), Tektronix의 Dr. Charles Bauer(광다이어렉트릭 비아 생산), Contraves의 Dr. Walter Schmidt(플라즈마 식각 비아 개발) 등이 있습니다.

첫 번째 생산 빌드업 또는 순차적 인쇄 보드는 1984년에 HewlettPackard의 레이저 드릴링된 FINSTRATE 컴퓨터 보드로 시작되었으며, 이어서 1991년 일본에서 IBM-YASU의 표면 적층 회로(SLC) [2], 스위스에서 Dyconex의 DYCOstrate [3]로 이어졌습니다. 그림 1은 Hewlett-Packard 저널(1983) 표지에 있는 그 첫 번째 Hewlett Packard FINSTRATE 보드 중 하나를 보여줍니다.

HP Finstrate 레이저-비아

HP가 레이저로 뚫은 마이크로비아를 개발하려던 의도는 없었습니다. 이들은 새로운 32비트 마이크로컴퓨터 칩을 역설계하는 과정에서 나온 결과물이었습니다. 이 칩을 "FOCUS" 칩이라고 불렀는데, NMOS-III로 개발된 32비트 마이크로프로세서로, 매우 전류를 많이 소모하는 특성이 있습니다. 이 새로운 마이크로프로세서와 관련된 초기의 놀라움 중 하나는, 1.6mm 두께의 보드에서 표준 0.3mm 지름의 관통 홀 비아의 인덕턴스를 구동할 수 없었다는 것입니다. 이는 오직 20-30 nHenrys의 인덕턴스, 또는 0.125mm의 블라인드 비아만을 구동할 수 있었습니다. 두 번째 놀라움은, FR-4의 정상적인 손실(Dj=0.020)을 구동할 에너지가 없어 순수한 폴리테트라플루오로에틸렌(PTFE)을 사용했다는 것입니다. IC의 냉각 요구 사항은 매우 작은 블라인드 비아와 매우 낮은 손실 유전체를 갖춘 금속 코어 보드를 필요로 했습니다. 결과적으로 생성된 보드는 구리 코어, 빌드업 기술을 가지고 있으며 직접 와이어 본딩된 집적 회로(IC)를 가졌습니다. 

도 1. 일반 생산된 첫 번째 마이크로비아 PCB. 휴렛 팩커드의 FINSTRATE는 1984년에 생산에 투입되었다. 이것은 구리 코어, 빌드업 기술로 순수 PTFE를 유전체로 사용하고 직접 와이어 본딩된 집적회로(IC)를 가지고 있었다. 

IBM SLC 포토-비아

1991년 IBM의 SLC 기술 도입 이후, 대량 생산을 위한 HDI 배선 보드의 다양한 방법이 개발되고 구현되었다. 생산량 측면에서 판단할 때, 레이저 드릴링 기술이 그 중 하나이다. 다른 방법들도 여전히 일부 PWB 제조업체들에 의해 사용되고 있지만, 훨씬 더 작은 규모로 말이다.

그러나 레이저 드릴링 공정(이하 레이저 비아)에 더 큰 중점을 둘 것이며, 이는 오늘날 가장 인기 있는 공정이며 앞으로도 그 인기가 증가할 것으로 보인다. 비아 홀 형성이 HDI 배선 보드 제작의 단 하나의 요소에 불과하다는 것을 이해해야 한다. 마이크로비아 홀이 있는 HDI 배선 보드의 제작은 일반 보드 제작에는 없는 많은 공정을 포함한다. 

HDI 제작 기초

도 2는 순차적 빌드업 기술(SBU) 또는 고밀도 연결 제조 공정의 분해를 보여준다. 세 가지 기본 요소는 다음과 같다:

• 유전체 포맷 
• 비아 형성 
• 금속화 방법

그림 2. 순차적 빌드업 기술(HDI)은 세 가지 주요 특성을 가지고 있습니다: 유전체 포맷, 비아 형성, 금속화 방법 (DuPont 제공.)

각 마이크로비아 기술의 제조 과정은 기본 코어로 시작하는데, 이는 전력 및 접지 평면을 운반하는 간단한 양면 보드일 수도 있고, 전력 및 접지 평면 외에 일부 신호 패턴을 운반하는 다층 보드일 수도 있습니다. 코어는 보통 도금된 관통 홀(PTHs)을 가지고 있습니다. 이러한 PTH는 BVH가 됩니다. 이런 코어는 종종 활성 코어라고 불립니다.

유전체 및 절연체

마이크로비아 제작에 사용되는 유전체 및 적용된 전도성 재료에 대한 개요는 IPC-4104A 표준에서 다룹니다.  이러한 유전체 중 일부는 칩 패키징 및 PWB HDI 응용 프로그램 모두에서 사용될 수 있습니다. HDI 및 마이크로비아 재료에 대한 IPC/JPCA-4104 사양의 관련 재료 사양에 대한 교차 참조가 이루어집니다.

재료 선택은 이러한 질문에 답해야 합니다:

• 현재 코어 기판 재료에 사용되는 화학과 호환되는 유전체 사용 화학을 사용할 것인가?
• 다이얼렉트릭은 플레이트 동 접착력이 수용 가능한가요? (많은 원래 장비 제조업체들[OEMs]은 1 온스 [35.6 µm] 동 당 >6 lb./in. [1.08 kgm/ cm]을 원합니다.)
• 다이얼렉트릭은 금속 층 사이에 적절하고 신뢰할 수 있는 유전체 간격을 제공할까요?
• 열적 요구 사항을 충족할까요?
• 다이얼렉트릭은 와이어 본딩 및 재작업을 위한 바람직한 “높은” Tg를 제공할까요?
• 다중 SBU 층(즉, 솔더 플로트, 가속 열 사이클, 다중 리플로우)으로 인한 열 충격을 견딜 수 있을까요?
• 플레이트 가능하고 신뢰할 수 있는 마이크로비아를 가지고 있을까요(즉, 비아 바닥까지 좋은 도금을 보장하기 위한 여유가 있을까요)?
• 재료 선택은 이러한 질문에 답해야 합니다:
• 다이얼렉트릭은 핵심 기판 재료에 현재 사용되는 화학과 호환되는 화학을 사용할까요?
• 다이얼렉트릭은 플레이트 동 접착력이 수용 가능한가요? (많은 원래 장비 제조업체들[OEMs]은 1 온스 [35.6 µm] 동 당 >6 lb./in. [1.08 kgm/ cm]을 원합니다.)
• 다이얼렉트릭은 금속 층 사이에 적절하고 신뢰할 수 있는 유전체 간격을 제공할까요?
• 열적 요구 사항을 충족할까요?
• 다이어렉트릭이 와이어 본딩 및 재작업에 바람직한 "높은" Tg를 제공할까요?
• 다중 SBU 레이어(즉, 솔더 플로트, 가속 열 사이클, 다중 리플로우)와 열 충격을 견딜 수 있을까요?
• 도금 가능하고 신뢰할 수 있는 마이크로비아를 가지고 있을까요(즉, 비아 바닥까지 좋은 도금을 보장하기 위한 여유가 있을까요)?

HDI 기판에 사용되는 다이어렉트릭 재료는 아홉 가지가 있습니다. IPC 슬래시 시트들, 예를 들어 IPC-4101B와 IPC-4104A는 이 중 많은 것을 다루지만, 아직 IPC 표준에 의해 명시되지 않은 것들도 많습니다. 재료는 다음과 같습니다: HDI 기판에 사용되는 다이어렉트릭 재료는 아홉 가지가 있습니다. IPC 슬래시 시트들, 예를 들어 IPC-4101B와 IPC-4104A는 이 중 많은 것을 다루지만, 아직 IPC 표준에 의해 명시되지 않은 것들도 많습니다. 재료는 다음과 같습니다:

• 감광성 액체 다이어렉트릭
• 감광성 드라이 필름 다이어렉트릭
• 폴리이미드 유연 필름
• 열경화 드라이 필름
• 열경화 액체 다이어렉트릭
• 레진 코팅 구리 호일(RCC), 이중 레이어 및 강화
• 전통적인 FR-4 코어 및 프리프레그
• 새로운 ‘스프레드-글라스’ 레이저 드릴 가능(LD) 프리프레그
• 열가소성 플라스틱

인터커넥트 비아 형성

이 섹션에서는 다양한 드릴링 비아 홀 형성 기술을 사용하는 공정에 대해 논의합니다. 0.20mm(0.008인치) 이하에서 스루-비아 드릴링이 가능하지만, 비용과 실용성 때문에 이를 꺼리게 됩니다. 0.20mm(0.008인치) 이하에서는 레이저 및 기타 비아 형성 공정이 더 비용 효율적입니다. HDI 공정에서 사용되는 IVH를 형성하는 다양한 방법이 있습니다. 레이저 드릴링이 가장 주목받습니다. 이러한 다양한 비아 형성 방법은 형성하는 비아의 최소 크기에 일부 제한이 있으며, 비아 형성 속도에서도 상당한 차이가 있습니다.

기계 드릴링

맹목적이고 매장된 비아 형성을 위한 가장 오래된 기술은 기계 드릴링과 순차적 라미네이션입니다. 그림 3a와 3b에서 볼 수 있습니다. 소형 드릴 비트 제조와 고속 기계 드릴링 모두에서 진전이 이루어져 이 기술이 일부 상황에서 사용될 수 있게 되었습니다.

FIGURE 3. HDI가 대량 생산에서 시작된 방식은 제어된 깊이로 소형 비아를 기계적으로 드릴링하거나, 그림 3a, 또는 순차적 라미네이션, 그림 3b,으로 드릴링하는 것입니다.

그림 4. PWB 패널에서 맹물리아를 생성하는 것은 일반적으로 레이저 기술로 수행되지만 화학 식각, 플라즈마 또는 광학 유전체와 같은 '대량 비아 공정'도 사용되었습니다.

레이저 비아 기술

레이저 비아 처리는 가장 인기 있는 마이크로비아 홀 형성 공정입니다. 하지만 가장 빠른 비아 형성 공정은 아닙니다. 소형 비아의 화학 식각이 초당 8,000개에서 12,000개의 비아를 형성할 수 있는 가장 빠른 방법입니다. 이는 플라즈마 비아 형성과 광비아 형성(그림 4)에도 해당됩니다. 이들은 모두 대량 비아 형성 공정입니다. 레이저 드릴링은 가장 오래된 마이크로비아 생성 기술 중 하나입니다. [1] 레이저 에너지의 파장은 적외선 및 자외선 영역에 있습니다. 레이저 드릴링은 빔의 선량 크기와 에너지를 프로그래밍하는 것을 요구합니다. 고선량 빔은 금속과 유리를 절단할 수 있지만, 저선량 빔은 유기물을 깨끗하게 제거하면서 금속은 손상시키지 않습니다. 고선량 빔의 경우 약 20 마이크론(<1 밀) 크기의 빔 스팟 크기가 사용되며, 저선량 빔의 경우 약 100 마이크론(4 밀)에서 350 마이크론(14 밀)까지 사용됩니다. [2] [3]

대부분의 레이저 공정은 가장 쉽게 구할 수 있고 경제적인 CO2 레이저나 UV 레이저를 사용합니다. 에폭시 라미네이트에서 비아를 생성하기 위해 CO2 레이저를 사용할 때는 제거될 영역 위의 구리를 제거해야 합니다(그림 5 참조). CO2 레이저는 주로 유리로 지지되지 않는 라미네이트에 사용됩니다. 이에는 유리 섬유로 강화되지 않은 유연한 폴리이미드와 수지 코팅된 구리(RCC^®) 호일, 아라미드 섬유와 같은 대체 재료로 강화된 라미네이트가 포함됩니다. 수정된 TEA CO2(횡방향 여기 대기) 레이저는 9,000 nm 파장과 더 높은 피크 파워를 사용하여 유리 섬유를 관통하도록 특별히 제작되었습니다.

그러나 많은 변형이 있습니다. 마이크로비아 홀을 드릴링하기 위한 목적으로는 다섯 가지 레이저 시스템이 있습니다: UV/Eximer, UV/Yag 레이저, CO2 레이저, Yag/CO2, 그리고 CO2/TCO2 조합입니다. 또한 많은 유전체 재료들이 있습니다: RCC, 수지만(건식 필름 또는 액체 수지), 그리고 강화된 프레프레그. 따라서, 레이저 시스템으로 마이크로비아 홀을 만드는 방법의 수는 이 다섯 가지 레이저 시스템과 이러한 유전체 재료의 순열에 의해 결정됩니다, 그림 5에서 볼 수 있듯이.

고출력 레이저(예: 자외선-UV)는 유리와 구리를 제거할 수 있으므로 일반적인 기판과 함께 사용될 수 있지만, 구리와 유리 섬유를 통과할 때 일반적으로 더 느립니다. 레이저 비아 처리에서 고려해야 할 여러 요소가 있습니다: 레이저로 처리된 구멍(마이크로비아 구멍)의 위치 정확도, 구멍의 불균일한 직경, 유전체 경화 후 패널의 치수 변화, 온도 및 습도 변화로 인한 패널의 치수 변화, 광노광 기계의 정렬 정확도, 부정적인 아트워크의 불안정한 특성 등입니다. 이러한 요소들은 신중하게 모니터링되어야 하며 모든 마이크로비아 구멍 공정에 중요합니다.

그림 5. 세 가지 주요 레이저 블라인드-비아 어블레이션 공정; c. UV 또는 CO2 레이저를 사용한 특수 처리로 구리 호일에서 창문을 레이징하여 열기; d. 구리 호일에서 창문을 에칭한 다음 유전체를 레이징; e. 재료에서 비아를 엑시머 레이징한 다음 스퍼터링이나 무전해 구리 mSAP으로 유전체를 금속화.

금속화 방법

마지막 공정은 비아의 금속화입니다. HDI 공정에서 사용되는 IVH를 금속화하는 네 가지 다른 방법이 있습니다. 방법은 다음과 같습니다:

• 전통적인 무전해 및 전기도금 구리
• 전통적인 전도성 그라파이트 또는 기타 폴리머
• 완전 및 반 첨가 무전해 구리
• 전도성 페이스트 또는 잉크(Figs. 6f 및 6g)

레이저는 전도성 페이스트로 채워질 마이크로비아를 생산하는 가장 일반적인 방법입니다. 레이저는 유전체 재료를 제거하고 구리 회로를 만났을 때 멈출 수 있으므로 깊이 제어가 가능한 블라인드 비아 생성에 이상적입니다. 그림 6은 이 두 가지 주요 마이크로비아 공정을 보여줍니다.

그림 6. 마이크로 비아 홀 금속화를 위한 가장 인기 있는 아시아 공정 중 두 가지는 전도성 폴리머를 사용하는 것입니다; f. BBiT 공정은 전도성 은 페이스트를 구리 호일에 스크린하고 이를 양면 코어에 라미네이트합니다; g. 다양한 전도성 페이스트가 레이저로 드릴된 구멍에 스크린되고 나서 구리 호일과 함께 코어에 라미네이트됩니다.

제 4장

HDI를 위한 디자인 기초

연결 밀도 정의

HDI 디자인을 계획할 때, HDI 공정의 성능 또는 메트릭스에 대한 측정이 있습니다. 그림 1의 삼각형처럼, 이 세 가지 중요한 HDI 공정의 체인은 연결 밀도의 요소입니다.

그림 1. HDI 디자인 메트릭스

조립 복잡도

표면 실장 부품을 조립하는 난이도를 나타내는 두 가지 지표, 부품 밀도(Cd), 제곱인치(또는 제곱센티미터) 당 부품 수와 조립 밀도(Ad), 제곱인치 또는 제곱센티미터 당 리드 수입니다.

부품 포장

표면에 부품을 조립하는 난이도의 두 가지 지표, 부품 복잡도(Cc), 평균 리드(입출력) 수로 측정되는 부품의 정교함 정도입니다. 두 번째 지표는 부품 리드 간격입니다.

인쇄 배선 기판 밀도

인쇄 회로의 밀도(또는 복잡성)는 해당 보드의 제곱 인치당 평균 트레이스 길이로 측정되며, 모든 신호 레이어를 포함합니다. 이 메트릭은 인치 당 제곱 인치 또는 센티미터 당 제곱 센티미터입니다. 두 번째는 선형 인치당 또는 선형 센티미터당 트레이스 수입니다.  PWB 밀도는 네트당 평균 세 개의 전기 노드를 가정하고 구성 요소 리드가 네트의 노드라고 가정하여 도출되었습니다. 결과는 PWB 밀도가  제곱 인치당 부품 수의 제곱근 곱하기 부품당 평균 리드 수라는 방정식이었습니다. β는 고아날로그/디스크리트 영역에서는 2.5, 아날로그/디지털 영역에서는 3.0, 디지털/ASIC 영역에서는 3.5입니다:

PWB 밀도 (Wd)  = β √ [Cd] x [Cc]

= β √ [제곱 인치당 부품] x [부품당 평균 리드]

여기서:

p = 구성 요소(부품)의 수

l = 모든 구성 요소의 리드 수

a = 보드 상단 표면의 면적(제곱 인치)

패키징 기술 맵

TRANSLATE: 그림 2는 제가 '패키징 기술 지도'라고 부르는 것입니다. 패키징 기술 지도는 1991년 1월에 도시바에 의해 처음으로 공개되었습니다. [1]. 

지도의 두 번째 중요한 특징은 오른쪽 상단 영역입니다. 이곳은 "고급 연결 영역"입니다. 여기서는 HDI 구조가 필요합니다. 점선은 HDI의 장벽 또는 벽을 나타냅니다!  이를 넘으면 HDI 사용이 비용 효율적이 됩니다. 너무 멀리 가면 필수가 됩니다.

그림 2. 전형적인 조립체의 기능으로서 스루홀(TH) 배선 장벽.

패키징 맵은 어셈블리 크기, 구성 요소 수 및 해당 구성 요소가 가진 리드를 측정하여 생성됩니다. 구성 요소에는 어셈블리의 양면뿐만 아니라 가장자리 핑거나 접점도 포함됩니다. 리드를 부품으로 나누고 부품을 어셈블리의 면적으로 나눔으로써 X축과 Y축이 알려집니다. 제곱 인치당 구성 요소(또는 제곱 센티미터당 구성 요소)를 평균 리드당 구성 요소에 대해 로그-로그 그래프에 표시함으로써, PWB 배선 밀도(인치당 제곱 인치 또는 센티미터당 제곱 센티미터)와 어셈블리 복잡도(제곱 인치당 리드 또는 제곱 센티미터당 리드)를 계산할 수 있습니다. 어셈블리 밀도는 단순히 X축과 Y축을 곱한 것입니다. 

스루홀 배선 장벽

차트(그림 2)가 표면 실장 조립체를 분석하는 데 사용될 때, 포장 차트에 세 개의 주요 구역이 나타나는데, 이것이 바로 저의 맵이라고 부르는 이유입니다. 첫 번째는 아날로그 장치와 개별 구성 요소의 높은 함량을 가진 제품입니다. 전형적인 제품으로는 캠코더, 호출기 및 휴대 전화(C-C’)가 있습니다. 이들은 가장 높은 조립 복잡성을 가집니다. 제곱 인치당 최대 300에서 400개의 리드(제곱 센티미터당 47개의 리드). 두 번째 그룹은 디지털 구성 요소의 높은 정도와 일부 혼합 개별 요소를 가진 제품입니다. 노트북 컴퓨터, 데스크탑, 계측기, 의료 장비 및 통신 라우터가 예시(A-A’)입니다. 마지막 그룹은 IC의 고도로 통합된 사용을 가집니다. PCMCIA, 플래시 메모리, SiP 및 기타 모듈이 이 그룹의 전형적인 예(B-B’)입니다. 이 그룹은 제곱 인치당 160인치(제곱 센티미터당 25센티미터) 이상의 가장 높은 PWB 배선 밀도를 가집니다. 그림은 대략적으로 세 지역을 보여줍니다.

도면을 보면, 조립 복잡도 선이 배선 밀도 선과 교차합니다. 높은 이산 레벨에서는 조립 밀도에 비해 적은 배선이 필요합니다. 높은 ASIC(및 낮은 이산) 레벨에서는 구성 요소를 연결하기 위해 훨씬 더 많은 배선이 필요합니다. 이는 제곱 인치당 리드와 같은 조립 지표가 좋은 지표이지만, PWB 배선 밀도를 대체하기에는 충분하지 않음을 의미합니다.

PCB 설계의 일반적인 과정

HDI 기술을 활용한 PCB 설계 과정은 그림 3에서 보여집니다. HDI 기술로 설계할 때 첫 단계인 [설계 계획]이 가장 중요합니다. HDI의 라우팅 효율성은 스택업, 비아 구조, 부품 배치, BGA 팬아웃 및 설계 규칙에 따라 달라지며, 이는 그림 4에서 볼 수 있습니다. 그러나 전체 HDI 가치 전달 체인을 고려해야 합니다. 여기에는 제조 수율, 조립 고려 사항 및 인-서킷 테스트가 포함됩니다. 성공적인 설계를 위해서는 PWB 제조업체 및 조립업체와 협력하는 것이 필수적입니다.

그림 3. PCB 설계 및 레이아웃 과정의 일반적인 개요. 

HDI 표준, 지침, 사양 및 참조

HDI 설계에 접근할 때 시작점은 IPC 지침 및 표준입니다. HDI 설계에 특히 적용되는 네 가지가 그림 5에서 보여집니다.

그림 4. 일반 PCB 설계 과정에 추가할 HDI 계획 프로세스 추천

• IPC/JPCA-2315: HDI에 대한 개요를 제공하며 설계 밀도 추정 모델을 제공합니다.
• IPC-2226: 이 규격은 사용자에게 마이크로비아 형성, 배선 밀도 선택, 설계 규칙 선택, 연결 구조, 재료 특성 평가에 대해 교육합니다. 마이크로비아 기술을 사용하는 인쇄 회로 기판의 설계에 사용할 표준을 제공하려는 것입니다. [2]
• IPC-4104: 이 표준은 고밀도 연결 구조에 사용되는 재료를 식별합니다. IPC4104 HDI 재료 사양에는 HDI에 사용되는 많은 얇은 재료를 정의하는 슬래시 시트가 포함되어 있습니다. 재료 특성의 슬래시 시트는 세 가지 주요 재료 유형으로 나뉩니다:  유전 절연체(IN);  전도체(CD) 및 전도체와 절연체(CI). 
• IPC6016: 이 문서는 고밀도 구조의 성능 및 자격에 대해 다룹니다.

그림 5. IPC 표준 및 지침

HDI 설계에서 다른 점은 무엇인가요?

세 가지(3) 새로운 원칙

HDI-마이크로비아 설계에는 TH 설계에는 존재하지 않는 세 가지(3) 새로운 원칙이 있습니다:

• 마이크로비아는 TH 비아를 단순히 '추가로' 사용하는 것이 아니라 TH 비아를 대체해야 합니다.
• TH 비아의 제거를 허용하는 새로운 레이어 스택업을 고려하세요.
• 라우팅 개선을 위해 채널과 대로를 만들도록 마이크로비아를 배치하세요.(표 1 참조)

TH(스루 홀) 대체하는 마이크로비아

주요 아이디어는 마이크로비아가 TH 비아를 대체하거나 제거할 수 있게 함으로써, 내부 레이어의 라우팅 밀도를 2배나 3배 향상시킬 수 있게 하고, TH 비아가 차지하던 공간을 사용할 수 있게 한다는 것입니다. 이는 신호 레이어와 그 신호 레이어의 참조 레이어를 줄일 수 있게 합니다.

이 원칙은 처음 보는 것보다 더 깊은 의미가 있습니다. 이는 마이크로비아의 배치에 있어 세 가지 차원이 있기 때문입니다(그림 6 참조):

표 1. TH 멀티레이어에 사용되지 않는 HDI 디자인의 새로운 원칙들

• 블라인드 비아는 더 많은 라우팅 공간을 생성하기 위해 X-Y 또는 세타 각도로 "이동하거나 흔들릴" 수 있습니다.
• 블라인드 비아는 더 많은 브레이크아웃 공간을 생성하기 위해 내부 레이어(3D)에 배치될 수 있습니다.
• 내부 레이어에서 중심 간 거리를 변경하여 트레이스를 위한 추가 공간을 제공할 수 있습니다.
• 이 모든 것이 기본면(Primary Side)에서 발생하거나 그 근처에서 발생한다면, 보조면(Secondary Side)의 BGA 아래에 트레이스나 더 중요한, 디커플링 캐패시터와 같은 분산형 부품을 위한 공간이 생성됩니다.

그림 6. 블라인드 비아를 사용한 라우팅의 이점 설명

레이어 스택업 대안

첫 번째 원칙을 연구하고 "내 비아가 어떤 일을 하는가?"라고 자문해 보세요. 가장 흔한 PWB의 비아는 GND로 가는 비아입니다. "두 번째로 흔한 비아는?" 답은 명백합니다. 바로 PWR로 가는 비아입니다. 따라서, 보통 레이어-2에 위치하는 GND 평면을 표면으로 올리면 GND로 가는 모든 비아를 없앨 수 있는 기회를 제공합니다. 같은 맥락에서, 가장 많이 사용되는 PWR 평면을 레이어-2로 올리면 해당 TH들을 블라인드 비아로 대체할 수 있습니다. 이는 그림 7에서 볼 수 있는 전통적인 '마이크로스트립' 스택업에 비해 네 가지(4) 이점을 제공합니다:

• 표면에 미세한 선을 도금하거나 에칭할 필요가 없습니다.
• 표면을 끊김 없는 GND 푸어로 만들어 EMI와 RFI(파라데이 케이지)를 줄일 수 있습니다.
• Layer-2(PWR)가 Layer-1(GND)에 가까울수록 더 많은 평면 커패시턴스를 사용할 수 있고 PDN 평면 인덕턴스는 낮아집니다.
• 평면 커패시턴스에 저장된 에너지는 가장 낮은 직렬 인덕턴스를 가진 구성 요소에 전달될 수 있으며, 대부분의 디커플링 커패시터를 제거할 수 있습니다.

그림 7은 TH 비아의 수를 줄이기 위한 가장 일반적인 HDI 스택업을 보여줍니다. 세 가지 일반적인 HDI 스택업은 IPC-Type 구조(I, II & III)와 함께 표시됩니다. Layer-1과 Layer-2 사이에 가능한 유전체는 전통적인 프레프레그, 레이저 드릴 가능한 프레프레그, RCC, 강화된 RCC 또는 BC 코어일 수 있습니다. 이러한 재료는 HDI 재료 2장에서 설명됩니다. 유전체가 얇은 경우, Layer-1에서 Layer-3으로 '스킵-비아'를 사용하는 것이 실용적이며, IPC-Type III 구조를 사용하지 않아도 되므로 비용을 절약할 수 있습니다. 얇은 유전체를 사용하지 않더라도, 0.005인치(

그림 7. IPC 유형 I, II 및 III 구조와 비교한 세 가지 대안적 표면 층 구성.

더 넓은 대로를 개방하기 위한 블라인드 비아 배치

유용한 HDI 설계 기술 중 하나는 블라인드 비아를 사용하여 내부 층의 라우팅 공간을 더 확보하는 것입니다. 블라인드 비아를 스루 비아 사이에 사용함으로써, 내부 층의 라우팅 공간이 실질적으로 두 배로 늘어나 BGA의 내부 열에 있는 핀들을 연결하는 트레이스가 더 많아집니다. 그림 6에서 볼 수 있듯이, 이 1.0 mm BGA의 경우, 표면에서 비아 사이로 두 개의 트레이스만 탈출할 수 있습니다. 하지만 블라인드 비아 아래에서는 이제 여섯 개의 트레이스가 탈출할 수 있어, 라우팅이 30% 증가합니다. 이 기술을 사용하면 복잡하고 고입출력 BGA를 연결하기 위해 필요한 신호 층의 수가 4분의 1로 줄어듭니다. 블라인드 비아는 십자, L자 형태 또는 대각선 형태로 배열되어 대로를 형성합니다. 어떤 형태를 사용할지는 전원 및 접지 핀 할당에 의해 결정됩니다. 이것이 FPGA의 경우 전원 및 접지 핀의 배치를 재프로그래밍하는 것이 매우 생산적일 수 있는 이유입니다.

그림 8. 비아-인-패드 정의와 ViP를 휘둘러 라우팅 채널을 만드는 방법.

그림 9. 맹물림 비아는 내부 층에서 대로를 형성하여 BGA에서 30% 더 많은 라우팅을 가능하게 할 수 있습니다.

BGA 팬아웃에 사용된 마이크로비아는 그림 9에서 보여졌습니다. 마이크로비아는 BGA 랜드 바깥쪽(삽입), 랜드의 일부분(부분적인 vip) 또는 완전히 '패드' 안에(vip) 배치될 수 있습니다 - 그림 10을 참조하세요. 비아 인 패드를 배치하는 경우, 비아는 항상 '오프센터'여야 하며 랜드의 정중앙에 배치되어서는 안 됩니다. 이는 납땜 중에 갇힌 공기 '공극'을 최소화하기 위함입니다. 만약 비아가 BGA 랜드의 중앙에 배치되고 채워지지 않은 경우, 랜드에 납땜 페이스트가 적용되고 BGA가 페이스트 랜드 위에 배치될 때, 리플로우 동안 납땜이 녹으면서 BGA 볼이 떨어지고 거기에 있을 수 있는 어떤 공기도 마치 '병 속의 코르크'처럼 가둬버립니다. 비아를 '오프센터'에 배치함으로써, 납땜이 녹고 마이크로비아로 흐를 때 공기가 탈출할 기회가 생깁니다. 

그림 10. 맹물림 비아 대안

그림 11. 매장된 비아와 관통 홀에 연결되는 ‘스윙 비아’의 화려한 3D 뷰

제 5장 

고급 HDI 설계를 위한 Altium

비아 구조 정의

고밀도 인터커넥트(HDI)의 특징적인 요소는 맹비아와 매립비아 구조입니다.  마이크로비아와 함께 사용되는 얇은 재료들은 그들의 종횡비가 1.0보다 작기 때문에 맹비아와 결합하여 사용됩니다.  제2장에서 설명한 바와 같이, HDI에 사용되는 새로운 재료들이 있으며, 이들은 전통적인 다층 구조의 제작에는 나타나지 않습니다; RCC, RRCF, 액체 및 건식 필름 유전체 및 확산 유리 프리프레그. 이 장에서는 Altium Designer 19를 사용하여 이러한 구조를 만드는 방법을 설명합니다:

• HDI 스택업 정의
  • 분산된 용량
• 마이크로비아 구조 정의
  • 계단식 맹비아
  • 건너뛰기 맹비아
  • 쌓인 맹비아
  • 기계적으로 드릴링된 맹비아
• BGA 브레이크아웃
  • 채널과 대로
• HDI 레이어-페어에서의 라우팅

그림 1 Altium Designer에서 스택업 정의의 용이성.

HDI 스택업

Altium Designer는 이미 몇 가지 표준 재료를 라이브러리에 포함하고 있습니다.  이 가이드북의 2장에서 논의된 HDI 재료들을 추가해야 합니다.  이는 주 메뉴에서 도구>> 재료 라이브러리를 선택하여 레이어 스택 관리자에 접근함으로써 쉽게 수행할 수 있습니다.  이러한 재료들은 그림 1에서 볼 수 있듯이 HDI 스택업에 사용될 수 있습니다.

분산 용량

파워 분배 네트워크(PDN)에 분산 용량을 생성하는 특별한 그룹의 얇은 재료들이 있습니다. 많은 사람들이 이러한 ‘매립 용량’ 재료가 몇 가지밖에 없다고 생각하지만 실제로는 표 1에서 보여주는 것처럼 훨씬 더 많습니다.  그 이유는 전원과 접지 사이에 0.000127mm(0.005인치) 이하의 유전체가 있으면 PDN에서 고주파 잡음을 감쇠시키기에 적합한 용량을 생성하기 때문입니다.  물론, 유전체가 더 얇고 유전 상수가 높을수록 그 효과는 표 1에서 보여주는 것처럼 클 것입니다.  이 유전체들은 구리 도금 합판(CCL), 폴리이미드 필름(필름), 프리프레그 및 수지 코팅 호일(RCF)입니다.

표 1 분산 PDN 유전체로 사용하기에 적합한 32가지 표준 PCB 유전체; CCL, 폴리이미드 필름, 프리프레그 및 RCF.

마이크로비아 구조 정의

Altium은 마이크로비아 사용을 매우 쉽게 만들었습니다. 문제는 올바른 마이크로비아(HDI) 구조를 선택하는 것입니다. 이러한 다양한 구조는 그림 2에서 보여집니다. 또한 IPC의 HDI 디자인 표준, IPC-2226에서 Type I부터 Type VII까지로 정의됩니다. 이 모든 것은 그림 3에서 보여지듯이 Altium Designer에서 사용할 수 있습니다.

Altium의 화면은 치수가 아닌 구조에 대해 확장되지 않지만, 레이어 스택 시각화는 그것을 제공할 수 있습니다.

표 1 분산 PDN 유전체로 사용하기에 적합한 32가지 표준 PCB 유전체; CCL, 폴리이미드 필름, 프리프레그 및 RCF.

그림 3 HDI 비아 정의 화면에서 다양한 HDI 비아가 할당된 레이어. 속성 화면은 다양한 지름을 정의합니다.

계단식 블라인드 비아

단면이나 양면에 걸쳐 있는 스태거드 마이크로비아와 단순 관통 홀만 있는 구조는 가장 일반적이며 비용이 가장 낮은 HDI 구조입니다.  Altium의 다양한 마이크로비아 구조는 그림 4에 표시되어 있으며, 여기에는 스태거드, 스킵, 매립 등이 포함됩니다.  HDI 비아는 기본적으로 중앙에 위치하지만, 배치 후에는 인접하게 또는 삽입되어(그림 8 및 10의 4장에서 볼 수 있듯이) 이동될 수 있습니다.

그림 4 스태거드 비아는 한 번에 한 층만 통과합니다.

그림 5는 IPC-2226 HDI 디자인 표준에서 나온 크랭크샤프트 유형의 스태거드 비아를 보여줍니다.  스태거드 마이크로비아 간의 거리는 삽입부터 인접, 전체 도그본 스타일까지 다양하게 조정될 수 있습니다.

내부 레이어를 연결하기 위해 여러 개의 계단식 마이크로비아를 사용할 때, 마이크로비아가 크랭크축처럼 회전하는 것이 선호됩니다. 이는 열적 변화 동안 비아의 영향을 최소화하기 위함입니다. 이러한 비아는 가열될 때 팽창하며, 그 주변의 다른 비아에 영향을 미칩니다(그림 6에서 볼 수 있음). 여러 HDI 빌드업 구조가 예상되는 경우 PCB 제조업체에 재료 및 공정 호환성에 대해 문의하십시오. 그림 5는 IPC-2226 HDI 디자인 표준에서 나온 계단식 비아의 크랭크축 유형을 보여줍니다. 계단식 마이크로비아 사이의 거리는 인셋에서 인접한 것까지, 혹은 전체 도그본 스타일까지 다양하게 조정될 수 있습니다.

그림 5 계단식 비아 ‘크랭크-샤프트’ 스타일 구조.

그림 6 매립 비아에 연결되는 여러 HDI 레이어 빌드업.

블라인드 비아 건너뛰기

스킵 마이크로비아는 인접한 다음 층을 '건너뛰는' 데 사용되어 특별합니다. 그림 7에서 볼 수 있듯이. 스킵 마이크로비아는 마이크로비아 중에서 가장 깊을 수 있기 때문에, 설계자는 제조업체가 이러한 마이크로비아를 생산하고 금속화할 수 있는 능력을 인지하는 것이 중요합니다. 많은 제조업체가 이 능력을 갖추고 있지 않으므로, 설계하기 전에 확인하는 것이 현명합니다. 그리고 모든 맹물림 비아의 경우, 종횡비가 0.70:1.0 또는 심지어 0.65:1.0으로 줄어들 수 있으므로, 표면 패드와 목표 패드가 더 커질 것입니다.

그림 7 스킵 마이크로비아는 두 개의 유전체 사이를 지나갈 수 있습니다 (예: 레이어_1에서 레이어_3으로) 및 다른 전체 빌드업 레이어가 필요하지 않을 때 사용됩니다.

쌓인 비아

스택된 마이크로비아는 보드 부동산을 가장 적게 사용하지만 제작하기가 훨씬 더 어렵습니다. 이는 상단 마이크로비아의 목표 랜드가 연결될 견고한 금속 표면을 필요로 하기 때문입니다. 이 과정은 마이크로비아를 전도성 재료로 채우고 그 위를 도금하는(VIPPO) 것이나, 마이크로비아 내부를 견고한 구리로 도금할 수 있는 "초필 구리 도금" 사용을 요구합니다. 이 구조는 그림 8에서 볼 수 있습니다.

현재, 스택된 마이크로비아를 더 큰 드릴로 뚫린 매립 비아 위에 쌓는 것은 권장되지 않습니다. 이러한 실습에서 신뢰성에 대한 우려가 제기되었습니다. 이 구조에 대해 PCB 제조업체에 문의하고 2018년 5월에 발표된 IPC 백서 "성능 기반 인쇄 보드 OEM 승인-비아 체인 연속성 리플로우 테스트: 숨겨진 신뢰성 위협-약한 마이크로비아 인터페이스-IPC-WP-023"를 읽어보십시오.

그림 8 스택된 마이크로비아는 상단 마이크로비아의 '착륙 패드'를 위한 견고한 금속 표면이 필요합니다. 하단 마이크로비아는 레이저로 생성된 공극이 채워지고 도금되어야 합니다.

기계적으로 드릴링된 블라인드 비아

소위 마이크로비아는 표면에서 기계적으로 드릴링할 수도 있습니다. 이러한 마이크로비아는 보통 레이저로 드릴링한 마이크로비아보다 지름이 크며, 드릴이 원뿔형 팁을 가지고 있고 흔들릴 수 있으며 매우 취약하기 때문에 층 간격에 대한 특별한 요구사항이 있을 수 있습니다.

이는 순차적으로 적층된 얇은 양면 도금 재료에도 적용됩니다. 이는 그림 9에서 볼 수 있으며, Altium에서 속성(마이크로비아가 아님)으로 또는 Backdrilling 속성으로 활용될 수 있습니다.

그림 9 기계적으로 드릴링한 눈먼 비아는 "Backdrilling"으로 처리하거나 속성에서 마이크로비아 상자를 '체크하지 않음'으로 처리할 수 있습니다.

BGA 브레이크아웃

세밀한 피치 BGA는 패드 내의 마이크로비아를 사용하거나 SMT 패드에만 닿는 마이크로비아를 사용하여 팬아웃됩니다. 0.1mm 또는 0.075mm 트레이스로 라우팅하는 경우, 비아 간 간격은 표 2에 나와 있습니다. 그림 10은 다양한 세밀한 피치 BGA에 대한 가능한 브레이크아웃 라우팅 스키마를 보여줍니다.   

그림 10에서 볼 수 있듯이 0.5 mm 및 0.4 mm 피치의 경우 비아 홀이 랜드 중앙에 있지 않습니다. 이는 내부 레이어의 트레이스 간격을 최소 0.075mm로 개선하기 위함입니다. 0.25 mm SMT 랜드와 0.22 mm 내부 레이어 패드를 가진 0.5 mm 피치 BGA가 설명되어 있습니다. 세밀한 피치 BGA에 대한 설계 규칙을 선택할 때, 어떤 기하학적 형태를 지원하고 어떤 허용 오차를 유지할 수 있는지 알아보기 위해 선호하는 PCB 제조업체에 반드시 연락하십시오.

표 2 0.65mm, 0.5mm 및 0.4mm의 세밀한 피치에 대한 SMT BGA 랜드, 블라인드 비아, 트레이스 폭 및 간격에 대한 설계 규칙.

전통적인 N-S-E-W 도그본 방식의 BGA 브레이크아웃 외에도, 마이크로비아는 그 크기가 훨씬 작기 때문에 라우팅 밀도를 크게 증가시키고 레이어 수를 줄이는 두 가지 새로운 BGA 브레이크아웃 방법을 가능하게 합니다; 채널과 스윙-비아 배치.

그림 10, SMT BGA 랜드, 블라인드 비아, 트레이스 폭 및 0.65mm, 0.5mm, 0.4mm의 미세 피치를 위한 간격의 설계 규칙을 보여주는 일러스트레이션.  

채널 

BGA의 총 신호 이스케이프가 400핀을 초과하기 시작하면, 브레이크아웃을 위해 주변부가 아닌 BGA를 가로지르는 행으로 마이크로비아를 배치하는 것이 바람직해집니다. 그림 10에서 볼 수 있듯이 이러한 방식은 보드의 내부 레이어와 반대편에 '채널'을 형성하여 BGA의 내부 신호에 접근할 수 있게 하므로 전체 브레이크아웃을 위한 레이어 수가 적게 필요합니다.

그림 11의 BGA는 1153핀(34x34) BGA(1.0mm 피치)이며, 레이어당 가능한 경로가 132개(비아 사이에 1개의 트레이스)와 채널 내 20개의 트레이스(5개의 트레이스)를 가지고 있습니다. 이는 이 BGA를 회로의 나머지 부분에 연결하기 위해 8개의 레이어(플레인 레이어 5개 포함)가 필요함을 의미합니다. 더 많은 라우팅 채널을 생성하면, 레이어당 더 많은 트레이스를 연결하고 전체 레이어 수를 줄일 수 있습니다. 채널 라우팅은 BGA 팬아웃 패턴에서 최대 4개의 추가적인 십자형, L형 또는 대각선 채널을 형성하기 위해 블라인드 마이크로비아를 사용합니다. 새로운 채널은 레이어당 최대 48개의 추가 연결(8x6 트레이스)을 허용합니다. 두 개의 라우팅 레이어와 두 개의 플레인 레이어를 제거할 수 있습니다. 채널은 그림 12에서 보여주는 것처럼 BGA의 접지 및 전원 핀의 레이아웃에 따라 '십자형', 'L형' 또는 '대각선' 형태일 수 있습니다. 그림 11 BGA 내부의 신호가 탈출할 수 있는 채널을 형성하기 위한 마이크로비아의 배치. 그림 12 대형 BGA의 브레이크아웃을 용이하게 하기 위해 마이크로비아로 형성된 라우팅 채널은 십자형, L형 또는 대각선 형태일 수 있습니다. 대로변을 위한 스윙 브레이크아웃.스윙 비아는 두 컴포넌트(부품) 패드 사이의 라우팅 도체를 최적화하기 위해 그 사이에 팬 아웃된 한 쌍의 비아입니다.  N-S-E-W 도그본의 단일 브레이크아웃 비아 대신, 더 작은 마이크로비아는 인접한 두 개의 브레이크아웃 비아를 배치할 수 있는 공간이 있습니다, 그림 13에서 보여지듯이.

마이크로비아 패드는 TH 패드보다 훨씬 작아서 0.65mm 피치까지 표면 그라운드 플러드 공간까지 있습니다(그림 13).

그림 13 대형 0.8mm BGA에 대한 ‘스윙 브레이크아웃’ 예시로, 표면 그라운드 필을 포함합니다.

‘스윙-비아’의 간격과 각도를 계산하기 위해, 다음의 6가지 치수를 기반으로 한 간단한 기하학이 사용됩니다:

• BGA 피치
• BGA SMT 랜드 크기
• 마이크로비아 패드 크기
• 브레이크아웃 마이크로비아 사이의 최소 거리
• 마이크로비아가 직선, 계단식 또는 BGA 랜드에 인접해 있는지 여부(마이크로비아까지의 거리)
• 건너뛰기 마이크로비아(L1-L3), 일반 마이크로비아(L1-L2) 또는 둘 다 사용되는지 여부

X-거리와 Y-거리를 선택하면, 아크탄은 마이크로비아의 거리와 배치를 위한 각도(0)를 제공합니다. 그림 14에서 볼 수 있듯이. MS Excel에서는 삼각 함수를 사용할 수 있습니다.

HDI 레이어에서의 라우팅

HDI를 사용하여 더 높은 라우팅 밀도를 달성하려면 가능하다면 표면 라우팅 레이어를 X-Y 레이어 쌍으로 지정하십시오. 또한, 참조 접지면을 GND Flood로 표면으로 이동하는 것이 실용적일 수 있습니다. 작은 HDI 기하학적 형태와 평면 킵아웃은 내부 레이어 평면의 기계 드릴 안티패드보다 작습니다.

그림 14 간단한 삼각법을 사용하면 비아 간격과 스윙 각도를 계산할 수 있습니다.

레이어 쌍

수평 신호가 작은 마이크로비아, 스킵 마이크로비아 또는 작은 드릴 비아로 수직 신호와 연결되면 더 높은 밀도를 달성할 수 있습니다. 그림 15에서 볼 수 있듯이.

그림 15 마이크로비아를 사용하여 X-Y 라우팅을 허용하는 세 가지 가능한 스택업이며 큰 드릴 비아를 교차로 사용하지 않습니다.

리턴 경로

고속 신호의 경우, 회로의 반환 경로는 인덕턴스가 가장 낮은 경로이므로 참조 평면에서 나가는 신호를 따라 돌아옵니다. HDI의 미세한 특성과 미세 피치는 가장 바깥쪽 GROUND 평면을 표면으로 가져와 GND FLOOD로 사용할 수 있게 합니다. 그림 13에서 볼 수 있듯이, 반환 경로에 대해 GND flood가 연속적이어야 하며, 반환 평면을 전환할 때는 반환 전류를 위한 비아가 있어야 한다는 것을 기억하세요.

제 6장 

HDI 품질 및 수용성 요구 사항

마이크로비아의 작은 크기는 수용 기준을 정의하기 어렵게 만듭니다. 대부분의 HDI 품질 및 수용성 요구 사항은 여전히 OEM에서 정의합니다. IPC는 IPC-6012의 일부로 IPC-6016을 가지고 있으며, 이는 일반적인 자격 및 성능 사양(6010 시리즈)입니다. 이 사양들은 HDI 레이어의 빌드업만을 다루며 코어는 자체 IPC 사양으로 다룹니다.

IPC-6016 고밀도 인터커넥트(HDI) 구조에 대한 자격 및 성능 사양

IPC-6016: 이 문서는 IPC-6011, 일반 PWB 자격 및 성능 사양과 같은 다른 IPC 문서에서 이미 다루지 않은 고밀도 기판에 대한 일반 사양을 포함하고 있습니다. HDI 레이어의 수용 기준은 다음과 같은 슬래시 시트 범주로 구성됩니다: 

1. 칩 캐리어
2. 휴대용
3. 고성능 
4. 혹독한 환경 
5. 휴대 가능

수용 가능성 요구 사항은 다음 12가지 구체적인 사양으로 나뉩니다:

• 제3.1절: 일반
• 제3.2절: 재료
• 제3.3절: 시각 검사
• 제3.4절: 치수 요구 사항
• 제3.5절: 도체 정의
• 제3.6절: 구조적 무결성
• 제3.7절: 기타 시험
• 제3.8절: 솔더 마스크
• 제3.9절: 전기적 특성
• 제3.10절: 환경 요구 사항
• 제3.11절: 특별 요구 사항
• 제3.12절: 수리

품질 관리

마이크로비아는 시각적으로 검사하기 거의 불가능하며 단면을 살펴보기도 매우 어렵습니다. 이는 적절한 제작을 검증하기 위해 더 간접적인 접근 방식이 필요함을 의미합니다. 그림 1 a-d에서 볼 수 있는 적절한 마이크로비아는 그림 2a-d에서 볼 수 있는 결함이 있는 마이크로비아와 구별될 수 있습니다. IPC의 PCQRR 프로그램과 같은 "테스트 쿠폰"에 사용될 때 이러한 비아를 단면으로 살펴보기가 가장 쉽습니다. 이 쿠폰들은 IPC-9151에서 사용되는 것과 동일하며, 통계적으로 측정된 비아체인 저항과 가속 열 사이클링 테스트(HATS)와 관련이 있습니다. [1] 품질 좋은 마이크로비아 생산의 기준은 백만 개의 마이크로비아 당 50개 이하의 결함이 있는 마이크로비아와 데이지 체인 켈빈 저항 쿠폰의 표준 편차의 공분산이 5%를 넘지 않는 것입니다.

그림 1. 잘 제작된 맹목적이고 매장된 비아의 예; a. 8-레이어 맹목적-매장된 비아; b. 6-레이어 맹목적-매장된 비아; c. L-1에서 L-2 & L-3으로 건너뛴 맹목적 비아; d. 솔더 마스크로 채워진 적절한 맹목적 비아.

그림 2. 부적절하게 형성된 맹목적 비아로 거부되어야 함.

레이저 드릴링 품질

레이저 드릴링으로 제작된 마이크로비아의 품질은 마이크로비아의 실패 모드의 특성을 보여줍니다. 그림 3은 레이저 마이크로비아의 일곱 가지 주요 품질 기준과 함께 품질 기준 사양, 측정 방법, 샘플 크기 및 제어 한계를 보여줍니다.

그림 3. 레이저로 드릴링된 마이크로비아의 일곱 가지 주요 품질 기준.

공급업체 자격 

HDI 제조업체를 선택하는 것은 매우 어려울 수 있습니다. PCB 제조업체의 HDI 능력을 발견하는 한 가지 방법은 새로운 IPC-9151 능력 벤치마킹 패널입니다. 이 표준화된 다층 패널은 그림 4에서 볼 수 있으며, 2, 4, 6, 10, 12, 18, 24, 36층 구조로 제공되며, 고밀도 및 저밀도 설계 규칙, 5가지 두께(PCB 및 백플레인용), 그리고 18” x 24”의 큰 패널 크기로 다양한 트레이스와 공간 및 맹물림 및 매립 비아 구조를 포함합니다. IPC 위원회는 기판을 위한 다른 새로운 벤치마킹 패널을 계획하고 있습니다. 

맹물림 비아는 선택 사항이지만, 제조업체의 HDI 능력에 대한 중요한 데이터를 제공합니다. 세부 사항, 아트워크 및 샘플 보고서는 IPC 9151 웹사이트에서 확인할 수 있습니다.

그림 4. IPC 프로그램에서의 전형적인 PCQR2 패널

다른 옵션으로는 생산 보드를 제작하고 테스트하는 것이 포함됩니다. 이 방법은 편리하지만 대부분의 경우 통계적으로 유의미하지 않은 결과를 초래합니다. 즉; 통계적 유의성 해석을 제공하기에는 평가된 샘플이 너무 적습니다. 측정된 성능은 샘플을 손으로 고르는 결과일 수 있으며, 능력 범위를 통계적으로 정확하게 커버하지 못할 수 있습니다.

검증을 위해 많은 경우 테스트 차량이 사용되며, 이는 매우 정확할 수 있습니다. 이것은 또한 신뢰성을 확립할 수 있는 방법입니다. 나중에 테스트 차량과 신뢰성 테스트 결과에 대해 논의할 섹션이 있습니다.

자격 쿠폰

이를 수행하는 데 알고 있는 최고의 도구는 여러분에게 제공되는 많은 파라메트릭 분석 및 특성화 쿠폰입니다. 이들은 품질 평가 과정의 일부입니다. 이 과정들은 신뢰성 평가, 최종 제품 평가, 작업 중 제품 평가, 공정 매개변수 평가를 포함합니다. 다음은 다섯 가지 쿠폰 시스템이며, 그 중 네 가지는 그림 5에서 볼 수 있습니다: 

• IPC-2221 부록 A, D-쿠폰
• 도체 분석 기술 (CAT^™)
• 인쇄 회로 품질 및 상대적 신뢰성 (PCQR2) (그림 4)
• 고속 열 충격 (HATS^™)
• 인터커넥트 스트레스 테스트 IST^™)

그림 5. 다섯 가지 자격 시험 쿠폰 시스템 중 네 가지; a. IPC D-쿠폰; b. 패널용 CAT의 쿠폰; c. CAT의 다양한 HATS 시험 쿠폰; d. 인터커넥트 스트레스 테스트(IST) 쿠폰.

가속 신뢰성 테스트 쿠폰

신뢰성 테스트 차량에서 일반적으로 사용되는 세 가지 쿠폰 방법은 다음과 같습니다:

• 가속 열 순환(ATC)
• 고도로 가속된 열 충격(HATS)
• 인터커넥트 스트레스 테스트(IST)

열 순환 테스트

테스트 쿠폰을 사용한 가속 신뢰성 테스트는 PCB가 등장한 이래로 오래된 원칙입니다. 원리는 작은 공간에 많은 수의 구멍을 밀집시키고 이들을 연쇄적으로 연결하는 것이며, 이 때문에 ‘데이지 체인’이라는 이름이 붙었습니다. 그림 6에 나와 있는 테스트 보드는 HDI 데이지 체인 테스트 차량의 전형적인 예입니다. 이 보드는 다양한 테스트 기준에 대한 여러 가지 테스트 구조를 포함하고 있습니다. 대부분의 공간은 HDI 블라인드-비아 데이지 체인(BLOCK A, B, C, E, 및 F)과 TH 데이지 체인(BLOCK D)에 의해 차지됩니다. 표 1은 테스트 블록과 그것들의 자격 기준에 대한 요약을 보여줍니다. 그림 7은 노트북 컴퓨터와 네트워킹 카드와 같은 더 높은 볼륨의 기술 집약적 제품의 자격을 위한 전형적인 예입니다.

그림 6. 전형적인 HDI 자격/신뢰성 테스트 차량.

신뢰성 테스트를 위해 많은 쿠폰 시스템이 사용됩니다. 이러한 시스템은 테스트 차량에 통합되어 제작된 후 다양한 조건과 스트레스를 받고 성능을 평가받습니다. IPC는 IPC-2221 표준의 부록 A에서 "D-쿠폰"이라는 새로운 세대의 테스트 쿠폰을 제공했습니다. 4선식 켈빈 저항 테스트의 테스트 기준은 IPC-TM-650, 방법 2.6.27A에 제공됩니다. 열 충격은 IPC-TM-650, 방법 2.6.7.2에 따릅니다.

이 테스트는 쿠폰이 SMT 대류 리플로우 조립 오븐을 통과한 후 최소 6회 이상 230OC 또는 260OC의 두 가지 다른 리플로우 프로필 중 하나를 사용하여 고저항이나 오픈이 검출되지 않은 상태에서 수행됩니다.

표 1. HDI 테스트 차량을 위한 테스트 기준.

그림 7. 더 높은 신뢰성을 가진 컴퓨터 및 통신 제품을 위한 전형적인 산업 테스트 차량.

PDF 다운로드