내장 커패시턴스 재료 개요

전력 무결성을 안정적으로 유지해야 할 때 용량은 당신의 친구입니다. 이것이 바로 디커플링 커패시터에 많은 관심이 집중되는 이유입니다. 이러한 구성 요소들이 중요하며 특정 구성 요소에 대한 타겟팅된 전력 무결성 솔루션을 제공하는 데 사용될 수 있지만, PCB 스택업이나 패키지 기판에서 용량을 강화하는 데 사용되는 특수 재료가 있습니다. 이러한 유형의 특수 재료를 내장 용량 재료 또는 ECM이라고 합니다.

이 라미네이트는 PCB 스택업에 통합되어 전력 무결성을 돕는 매우 높은 용량을 제공할 수 있습니다. 필요한 경우 이러한 재료는 일련의 디커플링 커패시터를 대체하는 역할도 할 수 있습니다. 이 글에서는 이러한 재료의 적절한 사용법과 IC 기판 패키지 및 PCB에서 사용될 때의 재료 특성을 살펴볼 것입니다.

내장 용량 재료란 무엇인가?

내장 용량 재료는 매우 얇은 층 두께와 높은 유전 상수를 가진 구리 도금 라미네이트입니다. 이 재료는 PCB 스택업에서 전력층과 접지층을 분리함으로써 PCB 스택업에 내장된 일부 용량을 제공하도록 설계되었습니다. 내장 용량 재료는 IPC 4821 표준(강성 및 다층 인쇄 회로 기판용 내장 수동 소자 커패시터 재료 사양)에서 정의되고 설명됩니다.

이 재료는 두 가지 기본 기능을 제공합니다:

• PDN에서 높은 Dk 값과 낮은 두께를 통해 높은 평면 커패시턴스를 제공
• 적당히 높은 손실 탄젠트를 통해 전자기파에 대한 감쇠를 제공

이 재료들의 주요 기능은 PDN에서 더 높은 커패시턴스(낮은 PDN 임피던스를 제공)와 전력 버스 리플에 대한 더 큰 감쇠(재료의 높은 손실 탄젠트로 인해 GHz 주파수에서 전력 평면/공동 공진이 덜 강렬해짐)를 제공하는 것입니다. 회로 관점에서, 이 재료들은 동시에 감쇠와 커패시턴스를 제공하지만 낮은 확산 인덕턴스로 작용하여 제어된 ESR 커패시터처럼 작동합니다.

개선된 전력 무결성

ECM의 전력 무결성에 미치는 영향을 보여주는 예는 아래의 PDN 임피던스 데이터에서 확인할 수 있습니다. 이 그래프에서 우리는 ECM 재료가 얇아질수록 예상대로 PDN 임피던스가 낮아지는 것을 분명하게 볼 수 있습니다. 높은 손실 탄젠트를 가진 얇은 재료는 또한 PDN 공진을 감쇠시키는데, 이는 IC 패키지가 PDN에서 빠른 펄스 응답을 요구하는 주파수 범위인 1 GHz 근처의 더 작은 피크로 나타납니다.

위의 결과는 더 얇은 ECM이 더 많은 용량을 제공하지만, 더 많은 인덕턴스를 제공하지는 않기 때문에 발생합니다. 또한 ECM에서 추가적인 감쇠는 낮은 Q값의 공진 피크를 생성합니다. 이러한 효과들이 함께 전체 PDN 임피던스를 낮추고 고주파 공진의 Q값을 감소시킵니다.

신호 무결성 개선

전력 무결성의 개선은 아래의 아이 다이어그램 데이터에서 보여주듯이 신호 무결성의 개선으로도 이어집니다. 이 그래프에서, 우리는 전력/접지 평면 쌍 라미네이트로 얇은 FR4를 사용하고 낮은 PDN 임피던스를 지원하기 위해 100개의 SMD 커패시터를 사용할 때에도 아이 다이어그램이 상당한 지터를 보이는 것을 볼 수 있습니다. 이는 PDN의 리플이 출력 버퍼 회로가 논리 상태를 전환할 때 신호 레벨의 변동을 일으키기 때문입니다. 결과적으로 출력 신호의 타이밍 변동이 발생하며, 이는 아이 다이어그램에서 지터로 나타납니다.

오른쪽 그래프는 테스트 보드에 SMD 커패시터가 없는 ECM을 사용한 아이 다이어그램을 보여줍니다. 결과는 지터에서 약 2배의 감소와 더 큰 아이 오프닝을 보여줍니다. 이는 신호 무결성에서 명확한 개선이며, 전력 버스의 리플을 줄임으로써 전적으로 이루어진 결과입니다.

• 전력 버스 리플과 신호 무결성 사이의 관계에 대해 더 읽어보세요.

위의 요소들은 SI와 PI 사이의 잘 알려진 관계를 보여줍니다. 또한, ECM 재료를 사용할 때 PCB 가장자리에서 측정된 방사된 EMI가 감소합니다. 이는 전력 버스 리플에 의해 생성된 방사가 보드 가장자리로 이동할 때 더 큰 유전체 감쇠를 경험하기 때문에, 그것이 보드를 떠날 때 더 낮은 강도로 떠나게 됩니다.

ECM을 사용해야 하는 경우

모든 PCB가 전력 무결성을 제공하기 위해 ECM을 사용할 필요는 없습니다. 일부 경우에는 ECM에 의해 제공되는 커패시턴스 수준이 과도하며, 표준 라미네이트 재료와 소형 케이스 커패시터를 사용하여 PDN에 충분한 커패시턴스를 제공할 수 있습니다. 일부 설계에서는 매우 얇은 ECM이 전력 무결성에 필요한 요구 커패시턴스를 제공할 수 있는 유일한 해결책 중 하나입니다. PCB에서 ECM이 사용되는 전형적인 사례에는 다음이 포함됩니다:

• 고속 신호를 많이 지원하는 소형 보드(모바일 기기, 태블릿 등)
• 고속 버스가 많은 저층 보드(고급 IoT 제품 및 mmWave 센서)
• 이산 캐패시터를 위한 공간이 없는 매우 밀집된, 적당히 작은 보드(오래된 전화기, 새로운 확장 카드, 소형 마더보드)

하위 층수 보드(6-10층)는 전용 전원 층과 접지면 사이 중앙 층에 ECM을 사용하는 경향이 있습니다. 더 높은 층수 보드(최대 24 또는 32층까지)에서는 층 쌍 할당이 달라질 수 있지만, 장치의 모든 신호에 대해 SI/PI를 지원하기 위해 충분한 용량을 제공하기 위해 매우 얇은 층이 필요합니다. 같은 전략이 IC 기판에도 사용됩니다.

PCB ECM 특성

PCB에서 ECM 재료로 사용할 수 있는 가능한 재료 특성 목록은 아래 표에 나와 있습니다. 이 재료들은 강성 재료(예: FaradFlex 및 3M)로 제공되거나, 유연한 폴리이미드 재료(예: DuPont에서)에 통합될 수 있습니다. 이들은 PCB 스택업을 구축하기 위한 표준 라미네이션 공정에 통합되도록 공학적으로 설계되었습니다.

패키지 및 모듈 ECMs

ECM은 IC 기판 패키지에 사용하기 위해 시장에 나와 있습니다. 이러한 패키지는 반도체 다이를 유기 기판 위에 배치하며, 때로는 반도체 다이, 패키지 기판, 그리고 결국 PCB 사이의 추가 연결성을 제공하기 위해 인터포저 위에 배치됩니다. 그런 다음 기판 재료는 이러한 구리 연결을 패키지 하단의 BGA 패턴으로 펼칩니다.

패키지와 모듈의 경우, 층 두께는 일반적인 FR4 라미네이트보다 훨씬 얇지만, PCB 기판에 사용되는 재료보다 훨씬 높은 목표 Dk 값을 가집니다.

PCB용으로 마케팅되는 ECM이 IC 기판에서도 사용될 수 있지만 반드시 효과적이라는 것은 아닙니다. 일부 ECM 재료는 특정 PCB나 IC용으로 마케팅되고 있습니다(예: FaradFlex). 반면, 일부 ECM 제품 라인(예: 3M)은 PCB와 IC 모두에서 사용하기 위해 마케팅됩니다.

일반적으로 IC 패키징에 사용되는 ECM은 다음과 같은 요구 사항을 가집니다:

• 더 높은 Dk 값이 선호됩니다
• 더 높은 손실 탄젠트가 선호됩니다
• 더 얇은 층 두께가 선호됩니다
• Tg 값은 덜 중요합니다

더 높은 Dk 값은 우리가 더 큰 평면 커패시턴스 밀도(기판 면적당 커패시턴스로 측정)를 가지길 원하기 때문에 요구됩니다. Tg 값은 ECM 재료의 Tg 값이 이미 IC의 온도 한계보다 훨씬 높기 때문에 덜 중요합니다. ECM에서의 더 높은 손실 탄젠트(PCB와 IC 기판 모두에 대해)는 리플을 제어하는 데 중요하며 아래 섹션 중 하나에서 더 자세히 논의될 것입니다.

PCB에서 낮은 Dk 값을 가진 ECM과 동일한 용량을 제공하기 위해서는 IC 기판에 사용되는 ECM이 훨씬 더 높은 Dk 값을 가져야 합니다. 왜냐하면 패키지 기판의 크기가 더 작기 때문입니다. 이는 특히 패키지에 칩 커패시터를 배치할 공간이 없고 칩 내부에 용량이 거의 없을 때, GHz 범위에서 온-다이 전력 무결성을 지원하는 데 충분한 패키지 용량을 IC 기판에 제공합니다. PCB는 일반적으로 더 큰 면적을 가지고 있기 때문에 필요한 경우 낮은 Dk 값을 사용해도 문제가 없습니다.

귀하의 CAD 도구에서의 ECM 레이어

귀하의 CAD 도구 내 PCB 스택업에 ECM을 통합하는 것은 간단합니다. 단지 다른 재료와 마찬가지로 PCB 스택업에서 재료의 특성과 두께를 정의하기만 하면 됩니다. 만약 귀하의 보드를 전력 또는 신호 무결성과 같은 분야 해석 시뮬레이션에 사용할 계획이라면, 이러한 요소들이 시뮬레이션 모델에서 고려될 수 있도록 레이어 스택업 정의에 유전체 특성을 포함시켜야 합니다.

PCB 스택업에서 사용할 재료를 제작 도면과 제작 노트에 정의하는 것도 좋은 생각입니다. 제작 도면에서 스택업 도형을 생성할 때, ECM 레이어가 존재하며 FR4 등급 재료나 다른 재료로 혼동되지 않도록 해야 합니다. Draftsman을 사용하면 레이어 스택업 도형을 자동으로 생성하고 이를 제작 도면에 빠르게 배치할 수 있습니다.

또한, ECM 사양이 제작 노트에 명시되어 있는지 확인하세요. ECM의 IPC 표준 준수 여부, 두께, 구리 무게, 레이어 쌍, 유통업체 부품 번호(가능한 경우), 브랜드 이름 등이 제작 노트에 명시되어야 합니다. 아래에 예시가 나와 있습니다.

전자 제품이 기능 밀도와 구성 요소 밀도의 한계를 계속해서 뛰어넘으면서, ECM은 이산 캐패시터의 공간이 제한될 때 충분한 디커플링을 보장하는 데 더욱 중요해질 것입니다. 마찬가지로, 2.5D 및 3D에서 여러 다이를 통합하는 IC 패키지의 경우, 다이 내부 캐패시턴스가 낮을 때 패키지 내 전력 무결성을 보장하기 위해 충분한 디커플링이 필요합니다. PCB와 기판 패키지에서 이러한 재료의 사용에 대해 더 알고 싶다면, 독자들이 다음 자료에 접근할 것을 권장합니다.

• Novak, Istvan. "SUN의 전력 분배 응용을 위한 얇고 초박형 라미네이트 경험," TechForum TF-THA2, DesignCon (2006).
• Borland, Bill. "고성능 반도체의 디커플링을 위한 내장형 커패시터 기술 사용," 2006년 제15회 IEEE 국제 강유전체 응용 심포지엄.

고속 디지털 PCB 및 IC 패키지의 레이어 스택업에 재료를 지정해야 할 때는 Altium Designer®의 완벽한 제품 설계 도구 세트를 사용하세요. Layer Stack Manager는 PCB 스택업을 포함한 재료 선택 및 임피던스 계산을 완벽하게 제어할 수 있게 해줍니다. 디자인을 마치고 제조업체에 파일을 릴리스하고 싶을 때는 Altium 365™ 플랫폼이 프로젝트를 협업하고 공유하기 쉽게 만들어 줍니다.

Altium Designer와 Altium 365로 가능한 것의 표면만 긁어낸 것입니다. 오늘 Altium Designer + Altium 365의 무료 체험을 시작하세요.