아이 다이어그램(Eye Diagram)이란?

고속 디지털 채널을 특성화하는 방법에는 여러 가지가 있으며, 채널 규정 준수를 설명하는 특정 신호 무결성 메트릭을 확인하는 것이 목표입니다. S-매개변수와 임피던스도 도움이 되지만, 디지털 비트스트림으로 평가해야 할 중요한 측정값이 한 가지 있습니다. 바로 아이 다이어그램입니다.

아이 다이어그램은 채널 규정 준수의 일부로 유용한 측정값 또는 시뮬레이션입니다. 측정값은 신호 동작에 영향을 줄 수 있는 여러 가지 요인을 동시에 보여 주므로 궁극적으로 채널의 오류 및 손실을 확인할 수 있습니다. 이 글에서는 아이 다이어그램에서 수동으로 추출할 수 있는 몇 가지 기본적인 측정값과 채널 설계를 개선하기 위한 몇몇 전략에 대해 알아보겠습니다.

신호 무결성 분석의 핵심, 아이 다이어그램

아이 다이어그램이란?

아이 다이어그램은 디지털 시스템에서 채널 설계를 검증하는 데 사용되는 기본 측정값입니다. 이는 오실로스코프와 같은 시간 영역 샘플링 트레이스에서 비트스트림의 상승 및 하강 에지를 중첩하여 수행됩니다. 신호 무결성 시뮬레이터는 동일한 유형의 신호 레벨 중첩 작업을 수행할 수 있습니다. 상승 및 하강 에지를 중첩하면 신호 동작의 변동 수준을 쉽게 시각화할 수 있습니다.

비트 오류율을 초래할 수 있는 변동은 이 측정에서 결정할 주요 정량 요소입니다. 중첩된 신호 트레이스를 사용하면 시간 영역 측정을 따라 다양한 지점에서 측정값을 얻을 수 있습니다. 아래 이미지는 트레이스의 낮은 신호 레벨에서 가져온 아이 다이어그램 예시와 측정값의 히스토그램을 보여줍니다. 이 히스토그램을 통해 샘플 표준 편차 및 평균 신호 수준의 계산을 사용하여 데이터를 정규 분포에 맞출 수 있습니다. 이렇게 생성된 정규 분포는 아래의 데이터에 중첩되어 있습니다.

아이 다이어그램의 주요 이점

아이 다이어그램을 사용하면 단일 측정값에서 얻은 풍부한 정보를 정량화할 수 있습니다. 다음과 같은 정보를 아이 다이어그램 측정값을 통해 직접 얻을 수 있습니다.

• 타이밍 지터: 스위칭 중 신호 교차점을 보면 상승 및 하강 시작 시점의 변화를 아이 다이어그램에서 직접 확인할 수 있습니다. 이를 통해 차동 쌍에서 랜덤 노이즈와 타이밍 스큐를 모두 설명할 수 있습니다.
• 신호 레벨 변동: 신호 레벨이 어떻게 변동하는지 쉽게 확인할 수 있습니다. 이는 일반적으로 타이밍 지터와 기타 랜덤 노이즈의 함수입니다. 신호 레벨은 임피던스 불일치에 따라 달라질 수 있습니다.
• 평균 상승/하강 시간: 이는 평균 90% 신호 레벨 시간과 10% 신호 레벨 시간 사이의 시간과 같습니다. 이 시간은 시스템의 채널 응답 및 노이즈 모두와 관련이 있습니다. 강한 반사, 노이즈 또는 ISI가 있는 경우 상승/하강 시간이 원활하지 않거나 정체 또는 강한 변동이 나타날 수 있습니다.
• 평균 기호 지속 시간: 이는 연속적인 신호 교차의 중간점 간의 시간입니다.
• 비트 오류율(BER): 아이 다이어그램에서 논리 임계값과 수신된 비트를 비교하여 비트 오류율을 결정할 수 있습니다. 이 값은 여러 가지 요인에 따라 달라지지만 바람직한 값은 10~12 이하로 낮을 수 있습니다. 이퀄라이제이션 및 프리엠퍼시스와 같은 기술은 BER 값을 낮추는 두 가지 방법입니다. 예를 들어 동적 피드백 이퀄라이제이션(DFE)은 PAM-4를 사용하는 400G에 사용됩니다.

기호 간 간섭

기호 간 간섭은 신호 무결성 문제로 인해 연속적인 신호가 서로 간섭하는 상태입니다. 연속적인 비트로 인한 기호 간 간섭을 검사하여 디지털 채널의 특정 문제를 식별하는 데 사용할 수 있습니다. 채널에서 찾을 수 있는 ISI는 종합 지표이며, 제이슨 엘리슨(Jason Ellison)이 이 글에서 잘 정리된 개요와 삽입 손실 편차의 비교를 제공합니다.

여기서 정반대의 질문이 제기됩니다. 객관적으로 바람직한 아이 다이어그램을 구성하는 요소는 무엇일까요? 이상적인 경우라면 신호 왜곡, 지터, 펄스 확산 또는 진폭 노이즈가 전혀 발생하지 않아야 합니다. 즉, 출력 신호가 입력 신호와 정확히 일치하는 것입니다. 이를 확인할 수 있는 기능이 바로 아이 다이어그램이 신호 무결성의 핵심인 이유입니다!

아이 다이어그램 해석 방법

고속 채널을 위해 생성되는 아이 다이어그램은 서로 다른 레벨 간의 신호 전환 통계와 각 논리 레벨의 전압 통계를 보여 줍니다. 이를 통해 기호 간 간섭, 크로스토크 및 채널에 유입된 현상학적 노이즈(드라이버의 I/O 전원 레일의 레벨 지터)의 결과로 인해 수신기에 존재하는 노이즈를 측정할 수 있습니다. 그러나 아이 다이어그램을 읽기 위해 사용되는 일반적인 측정법은 마스크 혹은 아이 오프닝입니다.

아이 오프닝은 아이 다이어그램의 내부 영역을 살펴봅니다. 다음 224Gbps PAM-4 채널 예시에서 아이 오프닝을 관찰할 수 있습니다. 아래 시뮬레이션은 칩과 칩의 커넥터 모듈 사이의 최대 700 mil 길이 채널의 의사 난수 비트스트림에 대한 아이 다이어그램을 보여 줍니다. 이는 Simberian을 사용하여 계산되었습니다. 유일하게 존재하는 지터가 필요한 56GHz 채널 대역폭까지 완벽하게 종단된 부하의 반사에서 발생하는 경우, 신호 간 ~220mV 간격으로 아이 오프닝이 매우 명확하다는 것을 알 수 있습니다.

단위 간격(UI)의 약 44%에서 57% 사이의 시간 축을 따라 아이 오프닝을 분명히 확인할 수 있습니다. 이는 반사된 펄스를 방해하는 수신 펄스로 인해 수신기에서 확인할 수 있는 지터의 양을 보여 줍니다. 이 채널의 지터 범위는 펄스 중첩만으로 인한 변동이 약 1.16ps입니다.

랜덤 지터가 채널에 추가되면 교차점이 시간 및 전압 축에서 달라지기 시작해 아이 패턴이 약간 흐려지는 것을 볼 수 있습니다. 아래의 결과는 채널로 구동되는 신호의 상승 에지에 5%의 랜덤 지터(UI의 표준 편차)만이 존재할 때 발생하는 현상을 보여 줍니다. 이 수준의 지터는 경미하게 보일 수 있지만 약 9ps의 UI 값과 25%의 UI 상승 시간을 고려하면 레벨 교차를 크게 변화시키기에 충분합니다. 그 결과로서 레벨 간의 수직 거리와 교차점 간의 감소한 수평 거리를 확인할 수 있습니다.

이 글에서 기억해야 할 점은 지터는 전압 영역의 노이즈 레벨을 증가시키는 시간 영역 노이즈의 원인일 수 있으며, 이러한 노이즈 레벨의 변화를 아이 다이어그램에서 확인할 수 있다는 것입니다. 다른 글에서 채널에서 허용될 수 있는 랜덤 지터의 허용 가능 한계를 확인할 수 있도록 랜덤 지터와 아이 오프닝 간의 상호 작용에 대해 살펴보겠습니다.

아이 다이어그램과 BER의 측정 및 시뮬레이션

앞서 설명한 바와 같이 아이 다이어그램은 알려진 S-매개변수/전달 함수 및 정의된 버퍼를 포함한 채널 모델 또는 모든 와류가 존재하는 PCB 레이아웃으로 직접 시뮬레이션할 수 있습니다. 채널 모델이 알려진 경우, 아이 다이어그램은 합성곱 연산을 사용하여 의사 난수 비트 시퀀스로 시뮬레이션할 수 있습니다(아래 블록 다이어그램 참고). 해당 프로세스는 Matlab 또는 다른 수학적 스크립트 프로그램을 사용하여 구현할 수 있습니다.

프로토타입으로 작업할 때 궁극적인 목표는 규정 준수를 확인하고 측정값에서 채널 모델을 추출하는 것입니다. 채널 모델은 커넥터 추가 또는 비아 전환과 같은 추가 설계 작업에 매우 유용합니다. 채널 규정 준수를 결정하려면 BER 분석도 필요하나 이는 매우 복잡할 수 있기에 여기에서 모든 방법을 다 설명하지는 않겠습니다. 아이 다이어그램 분석에 대해 자세히 알아보려면 Tektronix의 글을 참고하시기 바랍니다. 또한 아이 다이어그램에서는 다른 종류의 측정값 추출도 가능합니다. Keysight의 지원 문서를 참고하여 다른 측정값에 대한 지침을 확인하세요.

디지털 시스템의 컴포넌트 배치, 전송 회선 라우팅 및 강력한 시뮬레이터 액세스 등의 작업을 수행해야 하는 경우 Altium Designer®의 완벽한 PCB 설계 툴 세트를 이용하세요. 설계를 완료하여 제조업체와 파일을 공유하려는 경우 Altium 365™ 플랫폼을 사용하면 쉽게 협업하고 프로젝트를 공유할 수 있습니다.

Altium 365에서 Altium Designer로 할 수 있는 작업은 이보다 훨씬 많습니다. 지금 바로 Altium Designer + Altium 365 무료 평가판을 시작해 보세요.