PCIe em Design de PCB: Diretrizes de Layout e Roteamento

Abrir um computador quando criança e encarar a bagunça complicada de slots de cartão, chips e outros eletrônicos em uma placa-mãe sempre me fez perguntar como alguém poderia manter todos os detalhes sobre o layout de PCB organizados. Aprender mais sobre o design de PCB para arquitetura de computadores e periféricos fez-me apreciar a dedicação que os designers de PCB têm para construir dispositivos eletrônicos excelentes.

As modernas placas de GPU, USB, áudio e de rede podem todas funcionar com base no mesmo padrão de interconexão: PCI Express. Se você é novo em dispositivos PCIe em design de PCB de alta velocidade, as informações sobre o tema são um pouco fragmentadas, a menos que você compre um documento de padrões da PCI-SIG (Peripheral Component Interconnect Special Interest Group). Felizmente, as especificações básicas podem ser desmembradas em algumas regras de design acionáveis, e você pode facilmente projetar e rotear seu próximo dispositivo PCIe usando o software de design de PCB adequado.

Assim como em qualquer projeto de alta velocidade, seguir cegamente um padrão de especificações de roteamento não garante que seu design funcionará conforme o esperado. Qualquer design de protótipo deve ser testado minuciosamente para garantir que não existam problemas de integridade de sinal escondidos no projeto. Mesmo que você tenha projetado tudo de acordo com as especificações de roteamento corretas em termos de impedância, comprimento de trilha, etc., ainda é possível que o design falhe devido a escolhas ruins de layout. As diretrizes e especificações de design PCIe para cada geração também incluem requisitos de teste, que são publicados no site da PCI-SIG. Não entraremos em detalhes sobre testes aqui, mas continue lendo para ver um breve resumo do que está no padrão e como você pode projetar cartões PCIe para melhor cumprir com as novas gerações de design PCIe.

Especificações de Roteamento

Atualmente, existem cinco gerações de PCIe lançadas pelo PCI-SIG, o grupo de trabalho da indústria que supervisiona as diretrizes e especificações do PCIe. O PCIe Gen 5 foi lançado este ano, e espera-se que os dispositivos PCIe Gen 6 cheguem em 2022. As especificações exatas de roteamento dependem de qual geração PCIe você usará para seus componentes específicos. Em termos de design, você precisará emparelhar componentes e controladores host que suportarão a taxa de dados necessária para seus componentes. Os designs PCIe são compatíveis para frente e para trás, portanto, a largura de banda mínima de dados é limitada ao mínimo entre o controlador e os componentes periféricos.

Topologia e Taxa de Dados

Todos os links PCIe são compostos por múltiplas vias (grupos de pares diferenciais) que fornecem alta taxa de transferência como um grupo de interfaces seriais. Note que, embora uma via PCIe seja serial, as vias tomadas em conjunto parecem formar um barramento paralelo, mas não é o caso. A comunicação é bidirecional com grupos de vias Rx e Tx. As vias PCIe são roteadas ponto a ponto como pares diferenciais, então regras padrão sobre correspondência de comprimento e desvio devem ser aplicadas. As diretrizes e padrões de design PCIe definem até 16 vias disponíveis, que também definem o tamanho dos slots de cartões PCIe padronizados. Diferentes controladores host terão diferentes números de vias disponíveis, o que pode então definir quantos periféricos eles podem suportar. Dispositivos PCIe usam sincronização embutida com diferentes códigos de linha (8b/10b na Gen 1 e 2, 128b/130b na Gen 3 e superior), então não precisamos nos preocupar em rotear um canal de clock adicional como em DDR. Finalmente, cada geração duplica a taxa de transferência de dados da geração anterior, atingindo até 32 GT/s na PCI Gen 5.

Orçamento de Perda e Impedância Diferencial

As cinco atuais gerações PCIe possuem especificações variadas sobre impedância e orçamentos de perda para diferentes gerações, e estas devem ser seguidas de perto para manter o desempenho necessário. Estas estão resumidas na tabela abaixo. Alguns guias sobre roteamento definirão um comprimento máximo de trilha, seja como um número fixo ou como uma faixa. Compilei os orçamentos totais de perda na tabela abaixo; esses valores são tomados na taxa de dados máxima especificada para cada geração. Note que esses orçamentos incluem perdas de inserção, retorno, conector e dielétrico/aspereza ao longo do comprimento de uma via PCIe.

Embora os padrões de alta velocidade definam coisas como comprimentos de trilhas nas especificações, o que é mais importante são as perdas ao longo do caminho de roteamento. Todas as perdas de reflexões, descontinuidades de impedância, absorção, rugosidade do cobre e outras fontes se acumulam ao longo do caminho de roteamento e precisam ser consideradas ao determinar os comprimentos das trilhas. Em relação às diretrizes e padrões PCIe, uma vez que o Gen4 foi lançado, o FR4 já não era mais a melhor opção e laminados de menor perda são necessários para suportar o roteamento sobre as distâncias que você veria em uma unidade montada em rack ou placa-mãe. Tenha cuidado ao simplesmente pegar um cálculo de comprimento de trilha para um substrato e estendê-lo a um substrato diferente, pois os espectros de perda de retorno e inserção para as pistas PCIe nos dois substratos diferentes provavelmente não coincidirão.

Capacitores de Acoplamento AC

A atual Especificação Base PCIe exige capacitores de acoplamento AC de 176 a 265 nF colocados perto do final do transmissor de um canal para remover o deslocamento DC em uma pista PCIe. Os capacitores de acoplamento AC são necessários em ambos os lados de um par diferencial, e estes são colocados como um par de capacitores discretos na extremidade Tx de uma pista (geralmente capacitores 0402). Preste atenção à folha de dados do seu componente, pois seu driver (host) pode recomendar um valor específico que fica fora da faixa na especificação base.

Uma vez que chegarmos ao PCIe Gen6, a sinalização PAM4 proporcionará outra duplicação da taxa de dados, chegando a até 64 GT/s. Da mesma forma, teremos outro aumento no valor de perda permitido, seguindo a tendência na tabela acima. Além das perdas no canal e de garantir a correspondência de impedância ao longo dos interconectores, o design do empilhamento e a colocação dos componentes são dois pontos importantes para assegurar que o controle de impedância seja mantido para pares diferenciais nas pistas PCIe, permitindo ao mesmo tempo um roteamento com transições mínimas de camada e interferência com outros componentes.

Como o Empilhamento e o Layout Afetam o Roteamento

Os designs típicos de placas PCIe com menor número de pistas podem usar um empilhamento de 4 camadas com duas camadas internas para alimentação e duas camadas de sinal em cada superfície externa (roteamento em microstrip, Tx e Rx roteados em lados diferentes da placa). Cada camada de alimentação pode ser levada a diferentes níveis de polarização, dependendo dos requisitos do dispositivo. Alguns designs podem usar um empilhamento de 6 camadas, com sinais de baixa velocidade correndo entre as duas camadas de alimentação; tenha cuidado com isso, pois sinais de alta velocidade nas camadas internas podem criar diafonia e é necessário aterramento nessas placas. Algumas diretrizes também estão disponíveis para empilhamentos de 8 e 10 camadas para placas PCIe.

Se você está projetando um cartão PCIe padrão, precisará garantir que a espessura total da placa corresponda à espessura padrão de 1,57 mm (1 mm para PCIe Mini) e ao pinout para cartões PCIe, independentemente da pilha de camadas da PCB. Outras placas com todos os componentes PCIe no mesmo substrato (sem conector de borda) podem ter qualquer número de camadas ou espessura, embora seja recomendável manter uma espessura padrão para garantir custos de fabricação razoáveis.

Placas-mãe com slots para cartões PCIe normalmente roteiam todos os sinais na mesma camada (Rx e Tx em lados opostos da placa), então você deve deixar espaço suficiente na placa para rotear suas pistas sem transições de camada (mais sobre vias abaixo). Se você observar o roteamento de PCIe em gerações mais recentes, verá que as trilhas usam roteamento em zigue-zague para compensar o desvio causado pela trama de fibra no substrato. Se você estiver usando um substrato de tecido de vidro apertado com baixas perdas, talvez consiga relaxar esse requisito, mas ainda assim deve testar sua placa para garantir que ela está operando dentro das especificações para sua aplicação.

Pinos, Pads, Vias e Roteamento de Saída

Roteamento ao redor de obstáculos e acomodação de componentes e vias em uma placa PCIe é especialmente importante. O roteamento para pinos, almofadas, componentes e saídas de BGA deve ser simétrico e com comprimentos correspondentes, com ajuste de comprimento/desajuste aplicado próximo ao final de origem de um link. Pares diferenciais devem ser acoplados de forma apertada ao longo de todo o seu comprimento, então tente evitar variações devido a almofadas, vias ou componentes ao longo do caminho de roteamento. Este ponto importante no planejamento de layout pode prevenir problemas de integridade de sinal após uma revisão da placa.

O mesmo se aplica ao roteamento de saídas de um BGA ou outros componentes. Roteamento para um BGA, por exemplo, exigirá que uma curva seja feita em um dos traços para alcançar uma das almofadas. A mesma curva deve aparecer no outro traço, se possível. O par também deve ser roteado junto entre almofadas vizinhas em um BGA, em vez de rotear com almofadas entre os traços. Dê uma olhada neste post sobre roteamento para uma interface PCIe em um BGA para mais informações.

Para vias, o rascunho original do padrão PCIe Gen1 da Intel especificava limites para a contagem de vias nas pistas PCIe, mas uma contagem estrita de vias é menos importante do que as perdas totais de todas as vias em um interconexão. Embora geralmente tudo na roteamento PCIe aconteça em uma única camada (Tx e Rx em lados diferentes), preste atenção às perdas quando vias estão presentes nas extremidades das pistas PCIe. A contagem de vias deve ser idealmente minimizada e retroperfurada (não há necessidade de usar vias cegas/enterradas), e se você fizer seu layout/roteamento corretamente, não precisará de vias para transições repetidas de camadas.

Mantendo a impedância, acoplamento e comprimento de suas trilhas dentro das especificações é muito mais fácil quando seu software de design de PCB inclui recursos de roteamento de impedância controlada. Você pode especificar a tolerância de impedância diretamente no seu software de design, e sua ferramenta de roteamento interativo garantirá que suas trilhas sejam dispostas com a geometria e espaçamento corretos. Os recursos de layout e roteamento em Altium Designer^®, são integrados em um único programa ao lado de recursos de simulação, verificação e preparação para produção. O pacote CircuitStudio^® ajuda você a garantir que seu design atenda às especificações de roteamento de layout PCIe.

Agora você pode baixar uma versão de avaliação gratuita do Altium Designer e saber mais sobre as funcionalidades de layout, roteamento e verificação. Fale hoje mesmo com um especialista em Altium Designer para saber mais.