Bạn Có Thể Truy Cập Vào Những Khả Năng Nào của PCB Ultra-HDI?

Zachariah Peterson
|  Created: Tháng Bảy 7, 2023  |  Updated: Tháng Ba 16, 2024
Bạn Có Thể Truy Cập Vào Những Khả Năng Nào của PCB Ultra-HDI?

Khi chúng ta nói về bao bì, PCB giống như lớp nền, và PCB có đường mạch mảnh, chúng ta đang cùng nhau đề cập đến một lĩnh vực mà quá trình chế tạo PCB đang được đẩy đến giới hạn. Lĩnh vực này là ultra-HDI, nơi mà các đặc điểm tiêu biểu trong một PCB được thu nhỏ lại với các giá trị rất nhỏ. Những khả năng tiên tiến hơn này cho phép các thực hành thiết kế truyền thống với các BGA lớn hơn, nhưng thay vào đó được thu nhỏ với các khoảng cách rất mảnh (0.3 mm) đòi hỏi khoảng cách và độ rộng dây dẫn chặt chẽ.

Những khả năng này trước đây chỉ có sẵn ở Á Châu, và trước đây chúng chỉ thực sự trở nên hiệu quả về chi phí khi sản xuất với số lượng lớn. Giờ đây, khi quyền truy cập toàn cầu vào những khả năng tiên tiến này đang mở rộng, nhiều nhà thiết kế hơn có thể tiếp cận những khả năng này với số lượng thấp hơn, thậm chí trong quá trình chế tạo mẫu. Điều này cũng có nghĩa là nhiều thành phần tiên tiến hơn được tìm thấy trong các thiết bị tiêu dùng sản xuất số lượng lớn có thể được sử dụng với số lượng thấp hơn.

Ultra-HDI Đẩy Giới Hạn Khả Năng Chế Tạo

Ultra-HDI không phải là một phương pháp mới trong thiết kế PCB. Khả năng, dù là loại bỏ hay thêm vào, đã có sẵn cho các PCB rất dày đặc (như trong điện thoại thông minh) và trong đóng gói IC (trong các lớp nền và RDL). Khả năng này thường chỉ hiệu quả về chi phí khi số lượng sản xuất rất lớn, đó là lý do tại sao nó đã kích hoạt một số sản phẩm tiêu dùng có khả năng tính toán cao nhất và sản xuất IC với số lượng I/O cao hơn. Khả năng này giờ đây đang trở nên dễ tiếp cận hơn với các nhà sản xuất số lượng thấp.

Bảng dưới đây liệt kê một số tính năng sản xuất thường gặp với ultra-HDI. Những giá trị này được tổng hợp từ hai nhà sản xuất khác nhau tại Mỹ cung cấp những khả năng này. Các giới hạn tính năng được liệt kê dưới đây không phải là toàn diện; các nhà sản xuất khác nhau sẽ cung cấp các bảo đảm khác nhau về khả năng sản xuất ultra-HDI của họ.

Tính năng

Giới hạn kích thước

Độ rộng dây

15 microns (0.6 mil)

Khoảng cách

15 microns (0.6 mil)

Kích thước lỗ thông

6 mil/12 mil pad (14/16 pad được khuyến nghị cho Lớp 2/3)

Lỗ microvia

Thấp nhất là 1 mil khoan bằng laser

Pad microvia

~3 lần đường kính lỗ

Đặc điểm của via

Lấp đầy & che phủ (VIPPO)

Độ dày mạ

Đến 1 mil độ dày thành lỗ

Độ dày vật liệu cho uVia

Tối đa 2 mil

Độ dày tấm đồng

Thấp nhất là 1/8 oz.

 

Một số khả năng được liệt kê ở trên là tiêu biểu cho các bảng mạch HDI tiêu chuẩn, trong khi một số khác vượt qua tiêu chuẩn hiện tại được định nghĩa trong IPC-2226 (Cấp C). Ví dụ, trong những bảng mạch này, giới hạn kích thước của lỗ thông qua là giống như trong HDI tiêu chuẩn. Tuy nhiên, giới hạn độ rộng dây dẫn nhỏ hơn nhiều, xuống đến 0.6 mil. Tùy thuộc vào độ rộng dây dẫn, việc ăn mòn có thể được thực hiện nhưng cuối cùng một quy trình cộng hưởng sẽ cần được sử dụng (ví dụ, SAP, mSAP, hoặc A-SAP).

Bạn Có Thể Làm Gì Với Ultra-HDI?

Vì ultra-HDI đẩy kích thước tính năng xuống giới hạn thấp, phương pháp này cho phép hai lợi ích thiết kế:

  1. Giảm số lớp trong một bảng mạch HDI - Việc định tuyến dây mảnh có thể cho phép kết hợp các dấu vết vào số lớp nhỏ hơn, giảm số lượng lớp xây dựng HDI.
  2. Đường dẫn nhỏ trong các cấu trúc thông thường - Nếu bạn có thể loại bỏ hoàn toàn việc xây dựng HDI, bạn có thể giảm đáng kể chi phí cần thiết để chế tạo PCB.

Nếu bạn có thể giảm số lượng lớp xây dựng HDI, bạn có thể bù đắp một phần chi phí bổ sung cần thiết để tiếp cận khả năng chế tạo ultra-HDI.

Ví dụ 1: Xilinx FPGA (0.8 mm BGA)

BGA thường là những yếu tố thúc đẩy việc chế tạo HDI do nhu cầu tạo ra sự phân phối cho những gói lớn này. Điều này thường được thực hiện với việc sử dụng các via khoan mù và chôn cắm xếp chồng lên nhau. Với khoảng cách 1 mm, bạn có thể sử dụng lỗ thông thường đến 8 hoặc 10 mil tùy thuộc vào kích thước pad/ball. Do giới hạn khoảng cách và độ rộng đường dẫn, bạn có thể chỉ có thể vừa vặn một đường dẫn duy nhất giữa các bóng trong mỗi lớp.

Với khả năng ultra-HDI, bạn có thể vừa vặn hai đường dẫn có độ rộng hợp lý giữa các pad. Tùy thuộc vào cách bố trí chân, điều này có thể cho phép giảm lớp vì bạn có thể kết hợp các đường dẫn vào một số lượng lớp nhỏ hơn. Hình dưới đây cho thấy một vài đường dẫn trong giao diện DDR với độ rộng đường dẫn = 2.25 và S/W = 1.5.

UHDI PCB FPGA

Việc đưa các đường dẫn lại gần nhau như vậy sẽ làm tăng crosstalk, nhưng chúng ta có thể khắc phục điều này bằng cách sử dụng lớp điện môi mỏng hơn (khoảng cách từ các đường dẫn đến GND nhỏ hơn).

Do mức độ crosstalk có mối quan hệ không tuyến tính với độ dày của lớp, một lớp mỏng hơn sẽ cho phép bạn đạt được mục tiêu trở kháng của mình và cho phép định tuyến dày đặc hơn mà không phải chịu hình phạt crosstalk lớn. Điều này nói chung có nghĩa là lớp mỏng hơn là cần thiết trong những bảng mạch dày đặc này, đặc biệt là khi xem xét đến trở kháng.

Nếu chúng ta mạnh dạn hơn và chọn độ rộng đường dẫn mảnh hơn với cùng tỷ lệ S/W? Trong hình dưới đây, tôi đã giảm độ rộng đường dẫn xuống còn 1 mil; với cùng tỷ lệ S/W, chúng ta giờ đây có thể đóng gói 4 đường dẫn giữa các pad trong BGA này. Tuy nhiên, do thách thức với crosstalk và yêu cầu trở kháng trong giao diện DDR, thiết kế sẽ yêu cầu một lớp mỏng hơn để đảm bảo đạt được yêu cầu trở kháng của đường dẫn.

UHDI PCB FPGA

Bằng cách nhân đôi hoặc tăng gấp bốn số lượng đường dẫn đi qua giữa các pad trong bản in chân BGA, chúng ta có thể giảm bớt số lớp cần thiết để hoàn toàn phân phối BGA. Đối với các khoảng cách nhỏ (từ 0.5 mm đến 0.8 mm) thường yêu cầu sử dụng via mù/chôn và đường dẫn mảnh hơn giữa các pad, chúng ta có thể giảm bớt số lớp xây dựng HDI, điều này sẽ giảm đáng kể số bước quy trình và giúp kiểm soát chi phí sản xuất. Thậm chí có thể chuyển đổi một bản xây dựng HDI thành bản xây dựng thông thường, có thể bù đắp chi phí cho việc sản xuất đường dẫn mảnh.

Ví dụ 2: nRF52 WLCSP (BGA 0.35 mm)

Đối với các thành phần có khoảng cách rất nhỏ, phương pháp truyền thống là sử dụng via mù/chôn và đặt đường dẫn dưới mỗi pad ở mỗi lớp. Đơn giản là không có chỗ để đặt đường dẫn giữa các pad với các khả năng truyền thống do yêu cầu khoảng cách giữa các bóng trong BGA. Ultra-HDI thay đổi điều này bằng cách cho phép sử dụng via nhỏ hơn và đường dẫn mảnh hơn, vì vậy khu vực đặt đường dẫn trở nên hạn chế bởi kích thước pad.

Ví dụ về định tuyến dưới đây cho thấy dự án mô-đun nRF52 trước đây của chúng tôi, nhưng được thiết kế lại với định tuyến đường mảnh giữa các pad trong việc phân phối BGA. Trong phiên bản gốc của dự án này, bo mạch được thiết kế với cấu trúc 2 + N + 2 trên 6 lớp. Với khả năng HDI cực kỳ cao, tôi có thể định tuyến giữa các pad trên một lớp duy nhất. Tại đây tôi đang hiển thị hai ví dụ trong cùng một hình ảnh:

  • độ rộng đường dẫn 1.75 mil với khoảng cách 1.75 mil đến các pad
  • đường dẫn 1 mil với khoảng cách 1 mil (đường dẫn-đến-pad và đường dẫn-đến-đường dẫn)
UHDI PCB fine pitch BGA

Với khoảng cách BGA này, tôi có thể thoải mái vừa vặn một đường dẫn/khoảng cách 1.75 mil giữa hai pad, hoặc tôi có thể chọn lựa mạo hiểm hơn và vừa vặn hai đường dẫn 1 mil giữa hai pad. Trường hợp đầu tiên là lựa chọn tốt hơn do có sự crosstalk lớn hơn giữa các đường dẫn trong định tuyến 2x.

Rõ ràng, khoảng cách giữa 2 dấu vết là nhỏ hơn giới hạn quy tắc 3W. Liệu chúng ta có thể vi phạm giới hạn này và vẫn mong đợi crosstalk ở mức hợp lý không? Câu trả lời là "có thể"... Tôi đã chỉ ra trong các bài viết khác, và điều này được biết đến rộng rãi trong số các kỹ sư SI, rằng việc đưa mặt đất lại gần hơn với một cặp dấu vết giảm điện dung và cảm kháng chung của chúng. Do đó, việc chuyển sang cách định tuyến mạnh mẽ hơn này đòi hỏi sử dụng các lớp mỏng hơn. Điều này là bởi vì:

  • Khu vực mặt đất gần hơn giảm crosstalk cho một độ dày lớp nhất định
  • Đối với các dòng điều khiển trở kháng, lớp mỏng hơn cho phép đạt được mục tiêu trở kháng điển hình

Đây là lý do tại sao việc định tuyến 2x dấu vết trong bước nhỏ này có thể không phải là lựa chọn tốt nhất do crosstalk tiềm ẩn giữa các dấu vết này. Một lựa chọn tốt hơn là định tuyến 1.75 mil, và nếu việc này được thực hiện trên một lớp dày hơn (~3 mil) thì bất kỳ dấu vết nào điều khiển trở kháng cũng có thể đạt được mục tiêu 50 Ohm.

Vật liệu cho Ultra-HDI

Trong cuộc thảo luận trên, tôi đã đi sâu vào vật liệu cần thiết cho các bảng mạch UHDI. Có hai lý do cho điều này liên quan đến tính toàn vẹn tín hiệu: crosstalk giữa các dấu vết gần nhau, và đạt được mục tiêu trở kháng với các đường rộng hẹp.

Để đạt được những mục tiêu này với các đường mạch rất mỏng, việc sử dụng số lượng lớp mỏng là cần thiết. Thông thường, giới hạn trên là 50 micron được áp dụng cho một loạt các vật liệu khả dụng, như những vật liệu được liệt kê trong danh sách 11 vật liệu HDI của Happy Holden. Một số lựa chọn thay thế phổ biến cho vật liệu có thể khoan bằng laser và FR4 cốt sợi mỏng bao gồm:

  • Phim xây dựng Ajinomoto (ABF)
  • Vật liệu dựa trên epoxy BT
  • Polyme lỏng tinh thể mỏng (ví dụ, UltraLam)
  • Phim đồng phủ nhựa (polyimide kim loại, polyimide thuần túy, polyimide đúc)

Những vật liệu này có thể được sử dụng kết hợp để tạo ra một cấu trúc HDI cực kỳ mỏng. Một sự kết hợp như vậy là sử dụng lớp cốt lõi làm từ vật liệu laminate dựa trên epoxy BT với via chôn thông thường, và ABF là các lớp xây dựng bên ngoài hỗ trợ định tuyến dây mảnh. Kiểu xây dựng này được sử dụng như một nền tảng hữu cơ trong đóng gói BGA, nhưng cùng một phương pháp có thể được sử dụng cho một PCB HDI cực kỳ mỏng. Một ví dụ về cấu trúc này được hiển thị dưới đây.

UHDI PCB stackup IC substrate
Cùng một kiểu xây dựng này có thể được sử dụng cho các bảng mạch in ultra-HDI.

Chi Phí Cao Hơn, Nhưng Nhiều Lựa Chọn Hơn
Mặc dù những phương pháp thiết kế tiên tiến hơn này mang lại chi phí sản xuất cao hơn, và chúng đòi hỏi một cách tiếp cận mới đối với thiết kế xếp chồng và định tuyến, bạn có thể tiếp cận được nhiều linh kiện tiên tiến hơn với kích thước nhỏ cho PCB của mình. Tổng quan, việc sản xuất với đường dẫn mảnh có thể giảm số lượng lớp HDI cần thiết để làm việc với những kích thước nhỏ hơn bằng cách cho phép định tuyến giữa các bóng trên BGA kích thước nhỏ.

Trong một số trường hợp, ultra-HDI có thể là một giải pháp giảm chi phí lớn do việc hợp nhất lớp và chuyển đổi sang một cấu trúc lỗ khoan cơ học thông thường. Nếu bạn có thể phù hợp 4x đường dẫn giữa các pad trong BGA trên 8 lớp, cùng một bảng mạch có thể yêu cầu 32 lớp nếu bạn không thể tiếp cận được khả năng ultra-HDI. Nếu bạn quan tâm đến những khả năng này, chúng mới chỉ bắt đầu trở nên khả dụng ở Mỹ và Canada, và vẫn có thể tiếp cận được ở Châu Âu và Nhật Bản.

Bất cứ khi nào bạn cần thiết kế một PCB ultra-HDI, hãy chắc chắn sử dụng bộ đầy đủ các tính năng thiết kế PCB và công cụ CAD hàng đầu thế giới trong Altium Designer®. Để thực hiện sự hợp tác trong môi trường đa ngành nghề ngày nay, các công ty đổi mới đang sử dụng nền tảng Altium 365™ để dễ dàng chia sẻ dữ liệu thiết kế và đưa dự án vào sản xuất.

Chúng ta mới chỉ khám phá được bề nổi của những gì có thể thực hiện với Altium Designer trên Altium 365. Bắt đầu dùng thử miễn phí Altium Designer + Altium 365 ngay hôm nay.

About Author

About Author

Zachariah Peterson has an extensive technical background in academia and industry. He currently provides research, design, and marketing services to companies in the electronics industry. Prior to working in the PCB industry, he taught at Portland State University and conducted research on random laser theory, materials, and stability. His background in scientific research spans topics in nanoparticle lasers, electronic and optoelectronic semiconductor devices, environmental sensors, and stochastics. His work has been published in over a dozen peer-reviewed journals and conference proceedings, and he has written 2500+ technical articles on PCB design for a number of companies. He is a member of IEEE Photonics Society, IEEE Electronics Packaging Society, American Physical Society, and the Printed Circuit Engineering Association (PCEA). He previously served as a voting member on the INCITS Quantum Computing Technical Advisory Committee working on technical standards for quantum electronics, and he currently serves on the IEEE P3186 Working Group focused on Port Interface Representing Photonic Signals Using SPICE-class Circuit Simulators.

Related Resources

Tài liệu kỹ thuật liên quan

Back to Home
Thank you, you are now subscribed to updates.