PCB信号完整性分析的基础知识

PCB信号完整性分析的基础知识绝非基础。信号完整性仿真工具非常适合在原理图和布局设计过程中计算不同网中的信号行为，但您仍需要采取一些措施来解释结果。尽管某些信号完整性和电磁仿真工具非常先进，但它们根本无法与从测量结果中获得的信息相提并论。无论使用哪种方法检查电路板中的信号完整性（两种方法均应使用），您都可以采取一些重要步骤来分析信号行为并找出电路板中的问题。

信号完整性分析入门

信号完整性分析从预布局阶段的仿真开始。构建布局后，您可以使用一些重要的布局后仿真来分析电路板中的几何构形信号完整性。某些时候，您需要将信号完整性仿真结果与实际测量结果进行比较，因此请随身携带结果以便操作。

布局前分析

这部分实际上是关于电路设计、元件选择以及检查信号如何在两个元件上的I/O之间传输。三项重要的分析可以告诉您有关电路板行为的大量信息。

• 瞬态行为。两个缓冲器之间连接中的瞬态响应也可以使用瞬态分析在时域中建模，或者您可以通过零极点分析确定瞬态行为。这将显示由于振铃以及接近预期信号电平而导致的过冲/下冲。尽管SPICE子电路可用于对I/O缓冲进行建模，但这些集成电路仿真的最精确版本涉及IBIS模型。

• S参数和传递函数。电路板中的某些功能块可建模为多端口网络，这表示其线性行为可用特定频率下的S参数来描述。您可以根据时域中的反射系数来确定S参数，在传输线中，该系数涉及由负载电容给定的输入阻抗。您可以从S参数计算网络的传递函数，反之亦然。参阅绝佳指南，了解涉及的所有数学知识。

• 脉冲响应。该仿真涉及两个目标：限定S参数模型/传递函数在已定义带宽中的因果关系，以及检查已定义上升时间的脉冲响应行为。通过脉冲响应，您还可以提取互连设计中的色散和传播误差。布局PCB之前，在理想情况下，这可以验证给定输入/输出缓冲对的预期通道模型。

• 眼图。缓冲模型和互连设计可用于仿真眼图。眼图是通道合规性的重要组成部分，因为它将显示伪随机比特序列下的预期信号电平、过冲、码间干扰（ISI）、抖动和预期比特误码率。

在更复杂的通道中，上面的一组布局前分析可以帮助您限定过孔过渡计划等方面，

只要在创建设计之前了解每个元素的结构，您就可以

布局后分析

这部分实际上是要研究电路板中的寄生效应如何影响信号完整性。由于寄生信号完整性效应是电路板几何形状的函数，因此您需要检查以下与几何形状相关的信号完整性问题：

• 串扰。串扰是许多设计师的心病，它源于电感和电容耦合。如果您正在检查串扰对受干扰和干扰源迹线的影响，则只有当二者相邻时才会发生电容耦合。感应串扰不受范围限制，电路板上的所有迹线均可通过磁场相互耦合。

• 输电线路行为。虽然您可以在预布局阶段使用传输线模型检查信号迹线，但最好直接从布局中执行此操作。如果线路不受阻抗控制，则您需要检查线路上的反射（如有）是否会降低接收器处的信号电平并导致数字信号出现阶梯响应。对于模拟信号，这可能会更加棘手，因为您要寻找线路上的干扰和驻波形成。不过，正确的信号完整性仿真器可将入射波和反射波分开，支持您单独检查每个入射波和反射波的行为。然后，您可以确定反射电平，并查看信号电平是否符合您的信号要求。

• 在布局前检查的所有内容！这里的重点是检查寄生效应、纤维编织等是否不会显著改变电路板中信号的行为。如果多条迹线出现故障，则需要修改布局。首先要开始的是堆叠和跟踪几何图形。

信号完整性分析工具

上述几点可能就好像您需要一个复杂的仿真器程序来构建和运行这些信号完整性分析工具一样。需要的具体工具取决于您想要仿真和评估的内容。在EDA工具中，一些仿真只需使用IBIS之类的工具即可完成，而使用多个网络的更复杂的仿真可能需要3D场解算器或类似的2D解算器工具。

无阻抗规格的单端总线

在没有终端的较慢单端总线中，可以观察到一些瞬态行为（振铃），这可能是由于互连结构（其电容和电感）造成的。当迹线短路时，可以在SPI中观察到这一点。在这些总线中，只要在原理图中应用传输线模型并定义引脚规范（SPICE子电路或IBIS模型），即可观察振铃预布局。

如果单端总线实际布线，您可以使用EDA工具中的信号完整性分析器运行布局后仿真。这些分析仪可使用适用于相关引脚/网络的逻辑系列分配或IBIS模型以仿真：

• 串扰波形，并识别强耦合区域
• 反射波形
• 其他信号行为指标（上升/下降时间、过冲/下冲等）
• 计算沿轨道长度的平均阻抗

在没有阻抗规格的单端总线中，如果总线变长，则可在驱动器端观察到反射，或者由于总线上的电容和电感而产生振铃。如果振铃产生过大的过冲，则降低迹线电感和增加阻尼是降低振铃幅度的两个主要路径。另一种方法是通过添加串联电阻来增加阻尼，将低阻抗缓冲输出连接到较长的非匹配传输线即可实现。

阻抗受控总线

在单端和差分阻抗受控总线中，终端阻抗可能位于芯片上，因此布局后基于逻辑系列的仿真并不有效，因为它无法正确描述总线的阻抗。串扰仍可仿真，因为您仅将两个互连之间的耦合视为上升时间的函数，并且即使您只分配一个逻辑系列，串扰幅度也将相应地与上升时间成反比。

对于反射和阻抗冲突的布局后仿真，在这种情况下，仿真至少应使用IBIS模型来定义缓冲行为，而不是依赖于逻辑系列描述。只要缓冲描述已知且可用，您就可以应用以建模PCB编辑器中的元件行为。PCB编辑器中适用于串扰和反射波形的标准信号完整性工具可帮助在进入更高级的分析步骤之前对信号行为（上升/下降时间、过冲、串扰、一致阻抗和振铃）进行大量预先资格认证。

要仿真眼图、多网络串扰和沿网络长度的阻抗偏差等内容，您可以使用外部工具。场求解器是一种选择，其中许多工具具有不同的专业级别。除非您想仿真辐射发射、使用SI/PI进行更深入分析，或者在仿真网络中提取S参数，否则并不总是需要类似全波场求解器这样的元件。

Altium Designer^®中强大的PCB设计和分析工具可为您提供利用布局前和布局后信号完整性仿真工具进行信号完整性分析的有用起点。这些准确的计算可为您提供比较测量结果的基线。您还可以在单个平台中访问一整套制造规划和文档功能。

现在，您可以下载Altium Designer免费试用版，详细了解业界最佳布局、信号完整性仿真和生产规划工具。立即与Altium专家联系，了解有关Altium Designer的更多信息。