DDR5-Leiterplattenlayout, Routing und Richtlinien zur Signalintegrität

Die Veröffentlichung des DDR5-Standards wurde im Juli 2020 angekündigt, etwa 18 Monate nach der Ankündigung der Entwicklung des ersten RAM-Moduls nach dem vorgeschlagenen Standard. Der Standard ermöglicht Spitzen-Geschwindigkeiten von über 5200 MT/s pro Pin (vergleichen Sie das mit 3200 MT/s pro Pin bei DDR4), mit von JEDEC bewerteten Geschwindigkeiten bis zu 6400 MT/s pro Pin und einer erhöhten Kanalbandbreite von bis zu 300 GB/s. Die Nachfrage nach dieser neuen Generation von Speichern mit Kapazitäten von 8, 16 und 32 GB sollte die Nachfrage nach früheren Generationen übertreffen, da die Technologie kommerzieller wird.

Die höheren Geschwindigkeiten, niedrigeren Versorgungsspannungen und höheren Kanalverluste schaffen strenge Margen und Toleranzen im DDR5-PCB-Layout und -Design, aber die Signalintegrität von DDR5-Kanälen kann immer noch mit gängigen Signalintegritätsmetriken bewertet werden. Es gibt viel zu behandeln in diesem Bereich, aber in diesem Artikel konzentrieren wir uns auf die wesentlichen DDR5-PCB-Layout- und Routing-Richtlinien, die helfen werden, die Signalintegrität in DDR5 sicherzustellen, sowie auf die wichtigen Signalintegritätsmetriken in DDR5-Kanälen.

DDR5-Augendiagramme und Impulsantworten

Es gibt zwei wichtige Simulationen, die verwendet werden, um die Signalintegrität in DDR5-Kanälen zu untersuchen: ein Augendiagramm und die Impulsantwort. Sowohl ein Augendiagramm als auch eine Impulsantwort in einem abgeschlossenen Kanal können simuliert oder gemessen werden. Beide messen die Fähigkeit eines Kanals, ein einzelnes Bit und einen Bitstrom durch einen Kanal zu übertragen, und sie ermöglichen es, das analytische Modell für einen Kanal in Bezug auf Kausalität zu bewerten. Die untenstehende Tabelle fasst die wichtigen Informationen zusammen, die aus diesen Messungen/Simulationen bestimmt werden können.

Um mehr über einige der technischen Spezifikationen von DDR5-Kanälen im Vergleich zu früheren DDR-Generationen zu erfahren, schauen Sie sich diesen Artikel an.

Augendiagramme in der Signalintegrität von DDR5

Die Hauptkennzahlen, die aus einem Augendiagramm extrahiert werden, sind die Augenöffnung und die Bitfehlerrate (BER). Die Augenöffnung kann im Zentrum des Auges nachgezeichnet werden und wird typischerweise als Maß für die Kanalqualität verwendet. Die wichtigen Punkte, die direkt aus den Signalüberschneidungen extrahiert werden können, sind das Amplitudenrauschen und das Zeitrauschen, beide sind Indikatoren für ISI und einige Quellen von Verzerrungen oder Verlusten. Wenn das Zeitrauschen und das Amplitudenrauschen hoch sind, wird das Augendiagramm geschlossener sein. Die Verbesserung der wichtigsten Signalintegritätskennzahlen im Kanal (Verluste, dielektrische Dispersion, Erweiterung der Impedanzanpassungsbandbreite auf höhere Frequenzen) sollte beide der genannten Kennzahlen verbessern und somit das Auge vollständiger öffnen, was zu einer niedrigeren Bitfehlerrate führt.

• Erfahren Sie mehr über Augendiagramme

Impulsantworten in der Signalintegrität von DDR5

Impulsantworten betrachten die Reaktion eines Kanals isoliert, wenn dieser mit einem schnellen Impuls gespeist wird. Obwohl es wichtig ist, einen pseudorandomisierten Bitstrom zu bewerten, wie man es in einem Augendiagramm tun würde, ist eine Impulsantwort grundlegender. Sie offenbart Informationen darüber, wie ein Kanal ein einzelnes Bit mit einer bestimmten Flankenrate (Bandbreite) durch den Kanal und zum Empfänger überträgt. Die Impulsantwort des Kanals hängt von der Kanalimpedanz, der Abschlussbandbreite im Vergleich zur Signalbandbreite, den Gesamtverlusten im Kanal und der Dispersion ab. DDR5-Signale legen größeren Wert auf reflexionsabhängige Verluste am Empfänger als typische serielle Kanäle, was in der Flankenrate einer Impulsantwort zu sehen ist.

• Erfahren Sie mehr über Impulsantwortfunktionen

Der wichtige Grund, eine Impulsantwortsimulation für ein vorgeschlagenes DDR5-Kanaldesign oder aus einem extrahierten Kanalmodell zu verwenden, besteht darin, die Kausalität des Kanals zu bewerten. Das Modell, das aus den S-Parametern des Kanals bestimmt wurde, könnte eine nicht-kausale Antwort im Kanal erzeugen, und daher wäre eine Korrektur (Fensterung) notwendig, um das Kanalmodell zu modifizieren, wenn nicht-kausale Artefakte vorhanden sind. Lesen Sie mehr darüber in einem kürzlichen Artikel von Jason Ellison.

Ein SI-Analyseprozess in einem DDR5-Kanal (oder jedem anderen Hochgeschwindigkeitskanal) würde beinhalten:

1. Kanaldesign und Test/Simulation
2. Modell-Extraktion aus simulierter Vollwellen-Impulsantwort oder aus S-Parameter-Messungen
3. Überprüfung und Korrektur der Kausalität des Modells
4. Simulation und Test von Augendiagrammen
5. Kanaldesign ändern
6. Wiederholen, bis die Kanalkonformität erreicht ist

Entscheidungsrückkopplungsentzerrung (DFE) auf DQ-Leitungen

Eine der größten Veränderungen (meiner Meinung nach) in der DDR-Architektur ist die Verwendung von Entscheidungsrückkopplungsentzerrung (DFE), um Kanalverluste und Dispersion in den DQ-Leitungen eines DDR5-Busses zu überwinden. Konzeptionell ist der einfachste Weg, Verzerrungen in digitalen Signalen zu überwinden, das durchgeschwächte Signal durch ein Hochpassfilter zu leiten. Deshalb kann ein paralleles RC-Filter als einfacher Entzerrer verwendet werden. Aber bei DDR5, wo die Bandbreiten der digitalen Signale viel höher sind, ist DFE effektiver und wird auf der Empfangsseite eines Kanals eingebaut. Der Grund für die Verwendung von DFE ist, dass diese Kanäle im Vergleich zu seriellen Kanälen recht kurz sein müssen und DFE effektiv ist, wenn Reflexionsverluste einen signifikanten Anteil an den gesamten Kanalverlusten haben.

DDR5 wird weiterhin einseitige Netze beinhalten, aber idealerweise sollten sie eine kürzere Kanallänge als eine frühere DDR-Generation haben. Bei den hohen Geschwindigkeiten, die in DDR5-Kanälen vorhanden sind, kombinieren sich reflexionsdominantes Verhalten und Dispersion, um signifikante Intersymbol-Interferenzen (ISI) zu erzeugen, wenn die Leiterbahnen nicht richtig abgeschlossen sind, wie oben im Abschnitt über Impulsantworten dargestellt. ISI verursacht, dass Signalpegel verzerrt erscheinen, zusätzlich zur Formverzerrung aufgrund von Dispersion und Reflexionen, und jeder digitale Impuls beginnt auf der Empfangsseite in einem nicht ausgeglichenen Kanal wie ein halber Gaußscher Impuls auszusehen. Das Endergebnis ist, dass das Augendiagramm für den Kanal zu schließen beginnt, da reflexionsdominante Verluste und dispersionsbedingte Verzerrungen sich ansammeln.

Um Signalverzerrung und ISI zu überwinden, wird ein Equalization-Schema in die DRAM-Architektur eingebaut, entweder auf der Senden- oder Empfangsseite, ähnlich wie bei einigen DDR3- und DDR4-Controllern. Entscheidungsrückkopplungs-Equalization (DFE) oder kontinuierliche Zeitlineare Equalization (CTLE) können auf der Empfangsseite verwendet werden, oder Vorwärts-Equalization (FFE) kann auf der Sendeseite eingesetzt werden. Beachten Sie, dass CTLE nicht ideal für reflexionsdominierte Kanäle ist, daher adoptiert DDR5 DFE als die Equalization-Methode.

Messung des Augendiagramms.

DDR5 PCB-Layout-Richtlinien zur Reduzierung der Signaldegradation

Es gibt andere Quellen von Störungen in DDR5-Kanälen, die noch problematischer werden als in vorherigen Generationen, insbesondere angesichts der höheren Geschwindigkeiten, die erforderlich sind, um die höheren Datenraten und Signalbandbreiten zu bewältigen. Es gibt drei Haupt-DDR5-PCB-Layout-Richtlinien, die in diesen Entwürfen Priorität haben werden.

• Präzise Terminierung und Impedanzkontrolle die bis zu hohen Bandbreiten reicht, ist erforderlich, um Reflexionen innerhalb der erforderlichen Bandbreite zu unterdrücken.
• Die Stromversorgung ist ebenfalls kritisch im DDR5-PCB-Design. DDR5-Module werden einen Power-Management-IC enthalten, der 12 V empfängt und 1,1 V an die DIMM-ICs ausgibt. Dies verschiebt die Stromintegrität auf die Modul-Ebene von DDR5 und weg von der Hauptplatine.
• Wählen Sie kürzere Pfade aufgrund der Dämpfung in DDR5-Kanälen. Ein verlustarmes High-Speed-Laminat kann vorteilhaft sein oder Laminate mit gestreuten Glasgeweben, um Faserweb-Effekte bei hohen Bandbreiten zu minimieren.

Auf der Simulationsebene kann ein Post-Layout-Crosstalk-Simulationstool, das auf IBIS-Modelle für Ihre Komponenten zurückgreift, Ihnen helfen, die Signalintegrität in Ihren DDR5-Signalkanälen zu bewerten. Crosstalk kann verwendet werden, um zu bestimmen, ob der Leitungsabstand angesichts des Stackups und des Abstands zum Referenzpunkt für Signalleitungen angemessen ist. Das gleiche Simulationstool kann auch zur Analyse von Reflexionen verwendet werden, was in einer reflexionsdominierten Multi-Drop-Topologie, wie sie bei DDR5 zu finden ist, wichtig ist, obwohl dies weniger von IBIS-Modellen abhängt und mehr davon, wie das Signal, das in einen Kanal eingespeist wird, modelliert wird, was numerisch im richtigen Simulator durchgeführt werden könnte.

GDDR5 für eine GPU

Die leistungsstarken PCB-Layout- und Routing-Tools in Altium Designer^® sind für Anwendungen wie SerDes-Kanäle, DDR5-PCB-Design und andere fortgeschrittene Bereiche konzipiert. Altium Designer beinhaltet einen leistungsfähigen Stackup-Manager mit einem Feldlöser zur Steuerung der Impedanz auf Ihrer Platine während des Routings, und Sie haben Zugang zu Post-Layout-Simulationstools, die Ihnen helfen werden, Probleme mit der Signalintegrität auf Ihrer Platine zu erkennen.

Jetzt können Sie eine kostenlose Testversion von Altium Designer herunterladen und mehr über die branchenführenden Werkzeuge für Layout, Simulation und Produktionsplanung erfahren. Sprechen Sie noch heute mit einem Altium-Experten, um mehr über die Layout- und Routing-Richtlinien für DDR5-PCBs zu erfahren.

Beginnen Sie die Reise, um noch heute zu Altium Designer zu wechseln.