Les chiplets sont de petits dés de circuits intégrés (CI) avec des fonctionnalités spécialisées. Ils sont conçus pour être combinés afin de former un circuit intégré plus grand, suivant la tendance de l'industrie des semi-conducteurs vers l'intégration hétérogène. La possibilité de choisir parmi une sélection de puces petites et hautement spécialisées, puis de les assembler pour produire une fonctionnalité globale souhaitée, représente un progrès majeur par rapport à l'approche traditionnelle du système sur puce (SoC) pour l'encapsulation des semi-conducteurs. Les principaux fournisseurs ont produit des processeurs informatiques qui combinent un nombre sélectionné de chiplets, plutôt que d'emprunter la voie traditionnelle de la fabrication de semi-conducteurs monolithiques, où le dispositif est fabriqué sur un seul morceau de silicium.
Bien que l'idée des chiplets existe depuis des décennies, l'encapsulation basée sur les chiplets entraîne de nouveaux types de composants, de produits et de systèmes pour des applications spécialisées. Ces composants sont adaptés à des applications spécifiques, et de plus en plus d'entreprises se lancent dans la conception de puces avec un focus sur les chiplets comme leur processeur central. Basé sur le nombre de documents de recherche, de demandes de brevets et d'articles techniques que vous trouverez en ligne, il est clair que les composants basés sur les chiplets sont là pour rester.
Si vous êtes un concepteur de systèmes et que vous évaluez les options de processeurs, vous ne réalisez peut-être pas que les chiplets constituent la fondation de votre système. Cependant, les chiplets sont l'épine dorsale permettant une diversité de fonctionnalités trouvées dans les puces modernes, et le concept d'encapsulation continue de stimuler l'intégration de nouvelles fonctionnalités dans les conceptions de puces. Des exemples incluent l'intégration de blocs FPGA et de blocs d'accélérateurs IA dans le même emballage que les mémoires, un CPU et même des composants RF.
Le coût et la performance sont les deux problèmes les plus pressants dans la conception et la fabrication de puces. Ces dernières années ont vu le ralentissement de l'échelle de Dennard et de la loi de Moore, résultant en des intervalles de temps plus longs entre les nœuds de technologie de processus. De plus, l'intégration de transistors sur une puce monolithique devient de plus en plus difficile car il y a peu d'options disponibles pour l'échelle des dispositifs. Ces défis ont diminué le retour sur investissement pour les semi-conducteurs monolithiques en raison de processus de fabrication plus coûteux.
La seule façon d'augmenter le nombre d'unités fonctionnelles intégrées avec la même taille de transistor est d'élargir la zone de la puce, soit dans le plan du dispositif soit verticalement. Le problème de l'augmentation de la zone de la puce est que les puces plus grandes sont plus susceptibles de présenter des défauts de fabrication, ce qui limite le rendement des plaquettes et augmente le prix des produits livrés aux clients. Par conséquent, les puces monolithiques deviennent de plus en plus incapables de fournir la performance souhaitée face à la montée des demandes informatiques.
Par conséquent, pour soutenir des applications à haute capacité de calcul telles que l'IA/ML sur appareil, le réseau ultra-rapide, la fusion de capteurs et les dispositifs mobiles de nouvelle génération, nous avons assisté à l'émergence de systèmes basés sur des chiplets pour le développement rentable d'électroniques haute performance. Cela s'est étendu des SoCs avancés aux processeurs de bureau/serveur et aux GPU.
Le problème du "mur de la surface" résulte d'un décalage entre le besoin des systèmes informatiques haute performance pour des puces de grande surface et le faible rendement de la fabrication de semi-conducteurs. Le mur de la surface fait référence à ce défi dans la fabrication de semi-conducteurs monolithiques, où des puces plus grandes sont utilisées pour augmenter la densité de fonctionnalités, mais le nombre de défauts augmente également. À mesure que les capacités de traitement de fabrication passent à des nœuds plus avancés, le rendement du processus diminue, et donc le coût pour le client final augmente. Par conséquent, il y a toujours une motivation à dé-risquer la fabrication pour ces produits en éliminant les chances de défauts.
Une solution au mur de la surface réduirait le coût global d'un produit final en réduisant les déchets pendant la fabrication. Les chiplets diversifient essentiellement le profil de risque pour un produit en le répartissant sur plusieurs matrices de semi-conducteurs. Le résultat final est une réduction des coûts et la capacité de diversifier grandement la fonctionnalité dans une bien plus grande mesure que dans un composant monolithique.
Plusieurs chiplets sont combinés avec des techniques d'emballage spéciales pour constituer un CI plus grand comme alternative à une structure monolithique. Puisque les chiplets sont fabriqués sur une surface plus petite, généralement sur des galettes circulaires, l'impact des défauts de fabrication est réduit et l'utilisation de la surface augmente. Par conséquent, le coût est réduit parce que le rendement de la galette est considérablement plus élevé lorsque des chiplets sont utilisés pour créer un composant.
L'intégration hétérogène est un autre avantage significatif des chiplets, notamment en termes de réduction des coûts de conception et de production de CI. Chaque chiplet peut être fabriqué en utilisant différents nœuds de processus, quelque chose que AMD a révélé avoir fait avec leur produit Ryzen 7. Un autre exemple d'AMD est un brevet récent pour un GPU basé sur des chiplets ; l'architecture de ce système est montrée dans l'œuvre originale ci-dessous :
Plusieurs matériaux (par exemple, des chiplets en GaN et Si) peuvent également être combinés dans le même emballage avec cette approche. L'utilisation de différents nœuds de technologie de processus réduit le risque global intégré dans le produit ; le risque le plus élevé est seulement confiné au chiplet qui est produit au nœud de processus le plus avancé, plutôt que sur l'ensemble de la puce.
Une fois qu'un chiplet est développé, il peut être réutilisé, réduisant ainsi les coûts de test et de vérification. L'efficacité en termes de coûts du processus de conception de puces est considérablement plus élevée grâce à l'utilisation de modules chiplet car ils peuvent être réutilisés. Un scénario de réutilisation de chiplet consiste à concevoir et fabriquer uniquement le chiplet central pour un CI, tandis que les autres chiplets du paquet sont acquis auprès d'un autre fournisseur. En utilisant cette approche avec des chiplets prêts à l'emploi de plusieurs fournisseurs, ou en réutilisant une PI dans une nouvelle conception, les coûts totaux de conception et de vérification du produit sont grandement réduits.
En cas de mise à jour nécessaire du système, un chiplet peut être remplacé par un autre chiplet à l'intérieur de l'emballage. Notez que l'emballage lui-même pourrait nécessiter une mise à jour, mais cela est beaucoup moins difficile comme tâche de conception que de redessiner un composant monolithique entier. Une petite partie du système pourrait également être redessinée sans engendrer de nouveaux coûts de vérification qui surgiraient dans les emballages de semi-conducteurs monolithiques. Cette méthode de réutilisation de chiplet est appelée « réutilisation hétérogène ».
Un autre scénario de réutilisation de chiplet consiste à intégrer plusieurs chiplets identiques dans le même système. Cette méthode est idéale pour les systèmes évolutifs et améliore considérablement leur efficacité tout en réduisant les coûts. Cela est appelé la méthode de réutilisation homogène et le principal avantage est que l'augmentation du nombre de chiplets dans l'architecture suffit à répondre aux diverses exigences de performance et de puissance.
Pour fabriquer des produits basés sur chiplet, vous avez besoin de compétences en conception, de matrices, de connexions entre les matrices, et d'une stratégie de production. La performance, le prix et la maturité des technologies d'emballage de chiplet ont un impact substantiel sur l'application des chiplets. Selon les différences dans le milieu de connexion et les méthodes, les technologies d'emballage utilisées pour l'interconnexion des chiplets peuvent être classées en trois groupes :
Emballage sur substrat
Emballage avec interposeur en silicium
Emballage avec couche de redistribution (RDL)
Pont d'interconnexion multi-die intégré (EMIB)
Dans l'emballage sur substrat, le choix populaire de substrat est un matériel organique car ceux-ci sont facilement disponibles. Semblable aux PCBs conventionnels, les connexions de câblage sont réalisées par un processus de gravure qui est indépendant des autres processus utilisés dans la fabrication de semi-conducteurs. Cela est mieux connu comme la première incarnation de l'intégration hétérogène 2D.
À travers la conception flip-chip ou l'empilement, plusieurs matrices peuvent facilement être jointes à un substrat avec une haute densité. De plus, les coûts des matériaux et de fabrication associés sont minimaux car cette technologie ne dépend pas du processus de fabrication de puces. Le principal inconvénient de l'utilisation de cette technologie est la faible densité des broches d'E/S et la limitation résultante dans la bande passante des interconnexions dans ces emballages.
Cette technologie englobe les technologies d'emballage 2.5D et 3D, où les puces sont construites latéralement sur un interposeur (2.5D) ou empilées verticalement (3D). Pour mettre en œuvre les interconnexions et la communication entre les dies, la couche d'interposeur en silicium est placée entre le substrat et les dies. L'interposeur est comme une mini carte de circuit imprimé, fournissant essentiellement un substrat pour les connexions électriques entre les chiplets. Le tissu d'interconnexion est construit à partir de contacts métalliques (appelés micro-bosses) et de vias traversants en silicium (TSV) courant à l'intérieur du paquet. Ceux-ci sont utilisés pour connecter le die à l'interposeur, et les connecteurs de l'interposeur à un substrat de paquet avec un motif de terrain BGA.
Ces produits ont une densité d'E/S plus élevée avec une consommation d'énergie réduite et un retard de transmission plus faible. Cela est rendu possible par la longueur de trace plus petite et le pas entre les micro-bosses et les TSV. Le seul inconvénient significatif de cette technologie est l'augmentation des coûts de fabrication.
La technologie d'emballage de couche de redistribution (RDL) n'utilise pas de substrat, mais implique plutôt le dépôt direct du diélectrique et du métal directement sur la surface supérieure du wafer. Cette technologie est également désignée sous le nom de technologie ‘fanout’. Pour porter le design du fil, une couche de redistribution est construite de telle sorte que les ports E/S sur chaque chiplet sont formés autour du dispositif. En raccourcissant la longueur du circuit, le RDL offre une meilleure intégrité du signal (moins de pertes et de distorsion).
EMIB est une technologie qui utilise des sections de wafer en silicium minces intégrées dans des matériaux organiques comme substrats pour les interconnexions die-à-die. Le problème des coûts plus élevés dans les produits avancés peut être abordé en utilisant un emballage de pont avec divers chiplets. Cette technologie d'emballage hybride est une combinaison d'emballage basé sur substrat et basé sur interposeur. Des couches de silicium minces, généralement de moins de 75 microns, sont revêtues sur le substrat et utilisées pour former des connexions inter-die, et ces couches sont intégrées dans une couche de substrat organique.
Le concept suit les mêmes idées que dans ELIC utilisées dans les PCB HDI, où un tissu d'interconnexion à chaque couche connecte plusieurs dies à des couches internes dans un substrat isolant (organique). La partie EMIB du paquet est un pont en silicium qui fournit des connexions à large bande passante entre les chiplets.
On s'attend à ce que les chiplets continuent de révolutionner les applications nécessitant des composants à haute capacité de calcul ainsi que des fonctionnalités diverses dans un seul paquet. Ces produits ciblent actuellement des technologies avancées comme la 5G, l'IoT, l'automobile, le calcul en périphérie, l'imagerie médicale, le calcul en périphérie, l'IA, les appareils mobiles, et bien plus encore.
Aujourd'hui, des grands fabricants de semi-conducteurs comme Intel, Marvell et AMD se sont lancés dans la technologie des chiplets, et nous pouvons nous attendre à ce que plus d'entreprises explorent cette option. À mesure qu'un marché se développe pour les IP de chiplets, de la même manière qu'un marché s'est développé pour de nombreux autres composants, davantage d'entreprises de semi-conducteurs sans usine pourraient adopter une approche de semi-conducteurs personnalisés plutôt que de construire des systèmes avec des composants discrets.
Maintenant qu'Intel, AMD et TSMC se sont mis d'accord sur une norme commune pour les interconnexions de chiplets, verrons-nous une plus grande prolifération de ces conceptions par d'autres entreprises ? On peut espérer qu'un marché se développe pour ces composants car cela encouragera davantage d'innovations au niveau de l'emballage au-delà des grands fabricants de semi-conducteurs.
À mesure que les composants basés sur les chiplets avec un emballage avancé arrivent sur le marché, les concepteurs de systèmes peuvent utiliser les fonctionnalités de recherche avancée et de filtration sur Octopart pour trouver tous les composants avancés dont ils ont besoin pour des conceptions avancées. Lorsque vous utilisez le moteur de recherche électronique d'Octopart, vous aurez accès aux données de prix des distributeurs à jour, à l'inventaire des pièces et aux spécifications des pièces, et tout est librement accessible dans une interface conviviale. Jetez un œil à notre page de circuits intégrés pour trouver les composants dont vous avez besoin.
Restez à jour avec nos derniers articles en vous inscrivant à notre newsletter.