Verzögerungsabstimmung für Hochgeschwindigkeitssignale: Was Sie wissen müssen

Längenabgeglichene Leitungen auf einer Leiterplatte

Werfen Sie einen Blick auf zwei Signalausgaben auf einem Oszilloskop, und Sie können sehen, wie Längen-/Zeitabweichungen zwischen Signalleitungen fälschlicherweise nachgeschaltete Tore auslösen können. Die Situation verschlimmert sich, wenn wir uns die Übertragungszeit für ein Master-Clock-Signal und die Hin- und Rücklaufzeit für gesendete/empfangene Daten in verschiedenen Computer-Schnittstellen ansehen. SDRAM hat dies geschickt gelöst, indem ein Uhrsignal im Slave-Gerät platziert und ein Uhrsignal zusammen mit den abgerufenen Daten gesendet wird, während andere Schnittstellen (USB 3.0, SATA usw.) das Uhrsignal direkt aus den Daten extrahieren.

Für den Rest von uns stellt die Verzögerungsabstimmung unter mehreren parallelen Verbindungen, Leitungen in einem Differentialpaar und mit einem Uhrsignal sicher, dass Daten zur richtigen Zeit am richtigen Ort ankommen. Die Anwendung eines Längenabstimmungsschemas erfordert die Arbeit mit Signallaufzeiten in verschiedenen Signalisierungs-/Schnittstellenstandards, nicht nur eine einfache Länge. Hier ist, was Sie über das Design für Verzögerungsabstimmung wissen müssen und wie Sie Signale synchron halten.

Verzögerungsabstimmung vs. Längenabstimmung

Längenabstimmung und Verzögerungsabstimmung beziehen sich im Grunde auf dieselbe Idee; das Ziel ist es, die Längen von Signalleitungen in einer abgeglichenen Gruppe von Netzen auf denselben Längenwert einzustellen. Die Idee besteht darin, sicherzustellen, dass alle Signale innerhalb einer bestimmten zeitlichen Abweichung ankommen. Wenn zwei Signalleitungen innerhalb einer abgeglichenen Gruppe nicht übereinstimmen, ist die übliche Methode, die Signale zu synchronisieren, dem kürzeren Signalleitung durch Hinzufügen von einigen Mäandern Verzögerung hinzuzufügen. Posaune, Sägezahn und Akkordeon Mäandern sind typische Methoden, um einer Leitung Verzögerung hinzuzufügen.

Ob Sie die Verzögerungsabstimmung zwischen einem Taktsignal und mehreren Signalleitungen, innerhalb eines Differentialpaares oder zwischen mehreren Differentialpaaren in Abwesenheit einer Taktleitung anwenden, Sie müssen die spezifischen Zeit-Toleranzen für Ihre Signale kennen. Bei Differentialpaarempfängern und Komponenten in SerDes-Kanälen sind die begrenzenden Faktoren, die die zulässige Längenabweichung zwischen jedem Signal bestimmen, die Signalanstiegszeit und die Ausbreitungsverzögerung in einer Verbindung.

Verschiedene Schnittstellen, die mit unterschiedlichen Datenraten und unterschiedlichen Signalstandards arbeiten, geben unterschiedliche zulässige Längen- oder Zeitabweichungen an. Diese Abweichungswerte gehen in der Regel davon aus, dass Sie mit FR4 arbeiten, aber spezialisierte Designs auf Substraten mit einer anderen Dielektrizitätskonstante haben andere Längenanpassungsbeschränkungen. Wenn Sie I/O-Kanäle auf Ihrer Platine planen, sollten Sie diese zulässigen Längenabweichungswerte für Ihre Platine ermitteln und diese zulässige Abweichung in eine Zeitabweichung umrechnen (siehe die Gleichung unten).

Arbeiten mit Zeitabweichungen

Das Arbeiten mit einer Zeitabweichung anstelle einer Längenabweichung ist die zentrale Idee beim Delay-Tuning. Wenn Sie mit PCB-Designsoftware arbeiten, die nur eine Längenabweichung berücksichtigt, dann müssen Sie die korrekte Längenabweichung für Ihr spezielles Substrat berechnen. Die Längenabweichung entspricht der Zeitabweichung multipliziert mit der Signalgeschwindigkeit (Einheiten in in./ps) in Ihrem speziellen Substrat:

Signalgeschwindigkeitsgleichung (Einheiten: in./ps)

Im Allgemeinen führt ein Substrat mit einer größeren Dielektrizitätskonstante dazu, dass die Signalgeschwindigkeit niedriger ist, was die zulässige Längenabweichung zwischen zwei Signalen erhöht. Ähnlich, wenn Sie Standardkomponenten übersteuern, haben Sie eine kürzere Anstiegszeit (höhere Anstiegsgeschwindigkeit), was ebenfalls strengere Anforderungen an Ihr Timing stellt. Als Faustregel gilt, wenn Sie die Anstiegszeit des Signals halbieren, dann sollte auch die zulässige Timing-Beschränkung halbiert werden.

Die zulässige Abweichung wird normalerweise in Bezug auf eine Toleranz der Taktperiode und nicht der Anstiegszeit definiert. Für eine gegebene Taktperiode ist die zulässige Längenabweichung umgekehrt proportional zur Signalgeschwindigkeit. Bei Längenabweichungen, die mit einer angenommenen Dielektrizitätskonstante (z.B. FR4) angegeben werden, müssen Sie die Längenabweichung unter Verwendung der Signalgeschwindigkeit für Ihr spezifisches Substratmaterial umrechnen.

Phasenabweichung in differentiellen Paaren

Der Begriff „Phasenfehlanpassung“ wird manchmal in einem Atemzug mit Längenabstimmung und Verzögerungsabstimmung genannt, hat jedoch eine wichtige Konsequenz beim Arbeiten mit differenziellen Paaren. In einigen Fällen, wie beim Routing von differentiellen Paaren durch ungewöhnlich platzierte Vias, kann es einen kurzen Bereich geben, in dem jedes Ende des Paares entkoppelt ist. Dies kann zusätzlich zur Gesamtlänge des Paares, die nicht übereinstimmt, auftreten, und mehrere Paare in einer abgeglichenen Gruppe können ebenfalls eine Längenanpassung erfordern.

Phasenanpassung erfordert das Hinzufügen kleiner Kupfermengen am nicht übereinstimmenden Ende, sodass die Längen der Leiterbahnen im entkoppelten Bereich angeglichen werden. Dies ist ziemlich wichtig, um sicherzustellen, dass ein differentielles Paar gemeinsamen Modus-Rauschen ordnungsgemäß unterdrücken kann; jedes im entkoppelten Teil induzierte gemeinsame Modus-Rauschen sollte über die gleiche Distanz propagieren, um sicherzustellen, dass es in beiden Paaren übereinstimmt, sobald es den Empfänger erreicht.

Sie müssen die Längen der Leiterbahnen nicht manuell messen, wenn Sie die richtigen Längentoleranzen als Designregeln definieren.

Intra-Paar vs. Inter-Paar

Normalerweise beziehen wir uns bei der Verzögerungsabstimmung oder Längenanpassung auf die beiden Leiterbahnen innerhalb eines Paares, das zur Herstellung einer seriellen Verbindung verwendet wird. Es kann jedoch erforderlich sein, die Verzögerungsabstimmung/Längenanpassung zwischen zwei differentiellen Paaren anzuwenden. Ein Beispiel hierfür kommt aus dem DDR-Bereich, wo die differentielle Strobe (DQS) und die differentiellen Taktleitungen eine Längenanpassung erfordern. Als Beispiel, für DDR3, beträgt die zulässige Verzögerung zwischen diesen differentiellen Paaren gemäß den Richtlinien von Intel 5 ps laut Intel's Richtlinien.

Sobald die Phase im entkoppelten Bereich abgeglichen ist, sollten Sie überprüfen, ob der Rest des differentiellen Paares angemessen längenabgestimmt ist, sodass die Kantenübergänge innerhalb der zulässigen Verzögerungsgrenzen liegen. Die Länge sollte jedoch im gesamten Paar konsistent sein, wenn es ursprünglich richtig verlegt wurde. Beim Hinzufügen eines Längenanpassungsabschnitts zu einem differentiellen Paar als Teil der Kompensation von Zwischenpaar-Verzögerungen sollte der Längenanpassungsabschnitt symmetrisch im gesamten differentiellen Paar platziert werden. Beachten Sie, dass die Zwischenpaar-Verzögerungsgrenzwerte typischerweise lockerer sind als die Intrapaar-Verzögerungswerte, um eine ausreichende Unterdrückung von Gleichtaktstörungen und Signalgewinnung zu ermöglichen.

Mehr zur Verzögerungsabstimmung: Pin-Package-Effekt

Sobald das Signal einen Pin/Pad an einem bestimmten Bauteil erreicht, muss es noch durch den freiliegenden Leiter, entlang des Bond-Drahtes in das Innere des Gehäuses und in das Package-Die reisen. Der freiliegende Leiter, Pad/Pin und der Eingang zur internen Schaltung weisen eine gewisse parasitäre Induktivität und Kapazität auf, und das Signal bewegt sich mit unterschiedlicher Geschwindigkeit, wenn es den Bond-Draht durchquert, verglichen mit der Bewegung auf einer Signalleiterbahn. Die Bond-Drahten haben auch leicht unterschiedliche Geometrien, was zu unterschiedlichen Verzögerungsniveaus bei Signalen an verschiedenen Pins führt.

Alle Gerätehersteller sollten in der Lage sein, Ihnen die Pin-Package-Verzögerung für ein bestimmtes Bauteil mitzuteilen. Diese wird entweder als Verzögerung in Pikosekunden oder als Länge (üblicherweise in mm oder Mikron) angegeben. Sie sollten in der Lage sein, diesen Verzögerungswert aus der IBIS 6-Dokumentation für das betreffende Bauteil abzurufen. Diese Länge sollte berücksichtigt werden, wenn irgendeine Art von Verzögerungs-/Längenabstimmung mit Signalen in einem differentiellen Paar oder für mehrere synchronisierte differentielle/einzelendige Signale durchgeführt wird.

Mit den leistungsstarken interaktiven Routing- und Post-Layout-Analysewerkzeugen in Altium Designer^® erhalten Sie ein komplettes Paket, das auf einem einheitlichen, regelbasierten Designmotor aufbaut. Dies ermöglicht Ihnen, Delay-Tuning für Hochgeschwindigkeitssignale und wichtige Signalintegritätssimulationen durchzuführen. Sie erhalten außerdem einen kompletten Satz an Werkzeugen zum Erstellen von Schaltplänen, Verwalten von Komponenten und Vorbereiten von Lieferdokumenten für Ihren Hersteller.

Jetzt können Sie eine kostenlose Testversion von Altium Designer herunterladen und mehr über die branchenführenden Layout-, Simulations- und Produktionsplanungswerkzeuge erfahren. Sprechen Sie noch heute mit einem Altium-Experten, um mehr zu erfahren.

Beginnen Sie heute den Wechsel zu Altium Designer.