DDR3 라우팅 가이드라인 및 라우팅 토폴로지

Zachariah Peterson
|  작성 날짜: 일월 9, 2020
DDR3 라우팅 지침 및 라우팅 토폴로지

휘발성 메모리가 없다면, 컴퓨터는 하드 드라이브나 플래시와 같은 비휘발성 메모리에 지속적으로 읽기 및 쓰기를 해야 할 것입니다. 비휘발성 메모리는 현대 컴퓨터를 강력하게 만들고 고급 작업에 필요한 적응성을 제공하는 요소 중 하나입니다. DDR3는 이제 구식이 되었지만, DDR 기반 메모리는 계속해서 현대 컴퓨터 아키텍처에서 중심적인 역할을 할 것이며, 여기에 머물러 있을 것입니다. 올바른 설계 도구를 사용하면, 최신 세대의 DDR 기반 메모리와 그 이상을 설계할 수 있습니다. Altium Designer가 여러분을 위해 할 수 있는 일을 확인해 보세요.

ALTIUM DESIGNER®

고성능 PCB 및 메모리 아키텍처를 위한 전자 설계 분야의 업계 표준.

더블 데이터 레이트 쓰리(DDR3)는 DDR의 이전 세대들을 계승하는 동적 랜덤 액세스 메모리(DRAM) 유형입니다. 이러한 메모리는 1066 MHz에 달하는 클록 속도를 지원하며 최대 24 GB의 메모리를 지원합니다. 이 높은 클록 속도와 대용량 저장 용량은 DDR3가 현대 컴퓨팅에서 주류로 남게 했지만, 결국 DDR4로 개선되었습니다. 새로운 세대는 계속해서 고속 PCB에서 데이터 속도와 클록 속도의 한계를 끌어올리고 있으며, DDR 기반 메모리가 곧 새로운 아키텍처로 대체될 가능성은 거의 없습니다.

이를 염두에 두고, 메모리 설계자들은 DDR 기반 메모리에 대한 다양한 PCB 설계 규칙을 인지하고, 이러한 규칙들이 DDR4와 함께 한계까지 밀어붙여지고 있는 방식을 알아야 합니다. 설계자들은 또한 새로운 토폴로지의 구현이 DDR 기반 메모리의 기능성을 향상시킨 다양한 PCB 라우팅 토폴로지에 대해서도 인지해야 합니다. 이는 DDR3을 포함합니다.

Altium Designer와 같은 훌륭한 PCB 설계 패키지를 사용하면 설계 엔지니어가 DDR3, DDR4 및 미래 세대 메모리의 성능을 향상시키기 위한 최적의 라우팅 토폴로지를 구현할 수 있습니다. Altium Designer에는 DDR 기반 설계가 최고 성능으로 작동하도록 보장하는 설계, 인터랙티브 라우팅, 전력 전달 분석 및 시뮬레이션 도구가 포함되어 있습니다.

DDR3 라우팅을 위한 라우팅 디자인 가이드라인 및 토폴로지

DDR3는 차동 클록, 주소, 명령 및 제어 신호에 대해 플라이-바이 토폴로지를 사용합니다. DDR3는 원래 메모리 뱅크를 컨트롤러에 연결하기 위해 T-토폴로지를 사용했지만, 성능이 더 높은 DDR3 메모리는 고용량 부하 및 IC 아키텍처와의 호환성을 향상시키기 위해 플라이-바이 토폴로지를 사용합니다.

DDR3 또는 DDR4에 적합한 아키텍처를 구현하고 DDR SDRAM 다이 패키지와의 인터커넥트를 배치하는 것은 토폴로지를 제한하지 않는 적응형 라우팅 도구를 요구합니다. 신호 트레이스는 차동 쌍으로 라우팅되어야 하며 PCIe와 같은 다른 컴퓨터 주변 기준에 비해 엄격한 허용 오차 내에서 정확하게 일치해야 합니다.

DDR3 및 DDR4 라우팅에서의 신호 무결성

다른 장치에서 신호 무결성을 보장하기 위한 표준 설계 규칙의 많은 부분이 DDR3 이상에서도 적용됩니다. 성능이 더 높은 메모리는 특정 요구 사항이 있는 플라이-바이 토폴로지를 사용합니다. 트레이스는 엄격한 허용 오차 내에서 길이가 일치해야 하며, 차동 쌍은 동일한 레이어에서 밀접하게 결합되어야 하며, 각 메모리 장치로의 스텁 길이는 전송선 효과와 스텁의 공진을 방지하기 위해 가능한 한 짧아야 합니다. 주어진 레인 그룹 내의 모든 신호는 전파 지연 차이와 스큐를 방지하기 위해 동일한 레이어에 라우팅되어야 합니다.

보드 전체에서 라우팅 및 레이아웃의 효과를 검증하기 위해서는 설계 데이터를 직접 통합하는 시뮬레이션 도구가 필요합니다. 반사 파형과 크로스토크를 계산하는 신호 무결성 도구 내에서 작업하면 DDR3 및 새로운 메모리에 대한 중요한 성능 표준을 충족하는 디자인을 보장할 수 있습니다.

Changing view configuration settings in Altium Designer

메모리 장치를 위한 디자인 레이아웃 구성

DDR3에서 DDR4 그리고 그 너머로: 무엇을 기대할까

DDR3 메모리가 구식이 되어 DDR4로 대체되고, 결국 DDR5로 넘어가면서, 디자이너들은 라우팅 요구사항과 토폴로지가 더 복잡해질 것으로만 예상할 수 있습니다. 신호 속도가 증가하고 칩 내 메모리 장치의 라우팅 토폴로지는 새로운 레이아웃 제약을 부과할 것입니다. 이를 염두에 두고, 중요한 디자인 제약을 만족시키면서도 어떤 라우팅 토폴로지에도 적응할 수 있는 디자인 소프트웨어가 필요합니다.

디자인의 일부로서의 신호 무결성

새로운 고속 또는 고주파 레이아웃에서, 훌륭한 시뮬레이션 도구는 보드 전체에서 잠재적인 신호 무결성 문제를 진단하는 데 도움을 줄 수 있습니다. 잠재적인 문제는 레이아웃의 어느 지점에서나 발생할 수 있으며, 올바른 신호 무결성 도구는 크로스토크를 진단하고, 종단 처리가 필요한 위치를 결정하며, 기생성분이 보드에 어떤 영향을 미치는지 결정하는 것을 쉽게 만듭니다. 그런 다음 잠재적인 재설계를 테스트하고 각 반복에서 결과를 직접 비교할 수 있습니다.

Signal integrity simulation results in Altium Designer

Altium Designer에서 디자인의 일부로서의 신호 무결성

Altium Designer: 디자인과 검증 기능의 통합

DDR 메모리에 대한 복잡한 요구 사항을 고려할 때, 디자이너는 라우팅 및 레이아웃 단계를 용이하게 하면서도 DDR3, DDR4 및 그 이상에 대한 기본 레이아웃 표준을 충족하는 디자인을 보장하는 프로그램이 필요합니다. 디자인 소프트웨어가 규칙 기반 디자인 엔진 위에 구축되어 있을 때, 디자인 기능은 보드를 구축함에 따라 디자인 표준에 대해 레이아웃을 검사할 것입니다. 시뮬레이션 도구는 디자인 데이터에서 직접 모델을 구축하며, 데이터를 여러 프로그램 간에 이동할 필요가 없습니다.

Altium Designer에서의 DDR 메모리 설계

Altium Designer를 사용하면 DDR3, DDR4 및 더 새로운 메모리 아키텍처를 설계할 때 필요한 라우팅, 시뮬레이션, 검증 도구에 접근할 수 있습니다. 이러한 기능을 모두 하나의 프로그램에 배치하는 것은 Altium Designer뿐이며, 다른 설계 플랫폼은 이러한 기능을 다른 환경으로 분리합니다. DDR 설계에 필요한 모든 것을 Altium Designer에서 찾을 수 있습니다.

다른 PCB 설계 소프트웨어 플랫폼은 이 중요한 설계 기능을 다른 프로그램으로 분리합니다. Altium Designer를 사용하면 단일 플랫폼에서 최고의 라우팅 및 토폴로지 레이아웃 기능에 접근할 수 있습니다. Altium은 또한 여러분의 성공을 보장하기 위한 자원을 제공합니다. 업계 전문가와의 팟캐스트 및 웨비나, AltiumLive 포럼, 방대한 지식 기반, 설계 튜토리얼에 즉시 접근할 수 있습니다.

구식 설계 소프트웨어의 새 버전에 발목 잡히는 대신, Altium Designer의 통합 설계 환경에서 작업해 보세요. DDR 라우팅 및 레이아웃에 필요한 도구에 단일 환경에서 접근할 수 있습니다. Altium Designer를 사용하면 DDR 설계의 최전선에서 활동할 수 있습니다.

작성자 정보

작성자 정보

Zachariah Peterson은 학계 및 업계에서 폭넓은 기술 분야 경력을 가지고 있으며, 지금은 전자 산업 회사에 연구, 설계 및 마케팅 서비스를 제공하고 있습니다. PCB 업계에서 일하기 전에는 포틀랜드 주립대학교(Portland State University )에서 학생들을 가르치고 랜덤 레이저 이론, 재료 및 안정성에 대한 연구를 수행했으며, 과학 연구에서는 나노 입자 레이저, 전자 및 광전자 반도체 장치, 환경 센서, 추계학 관련 주제를 다루었습니다. Zachariah의 연구는 10여 개의 동료 평가 저널 및 콘퍼런스 자료에 게재되었으며, Zachariah는 여러 회사를 위해 2천여 개의 PCB 설계 관련 기술 문서를 작성했습니다. Zachariah는 IEEE Photonics Society, IEEE Electronics Packaging Society, American Physical Society 및 PCEA(Printed Circuit Engineering Association)의 회원입니다. 이전에는 양자 전자 공학의 기술 표준을 연구하는 INCITS Quantum Computing Technical Advisory Committee에서 의결권이 있는 회원으로 활동했으며, 지금은 SPICE 급 회로 시뮬레이터를 사용하여 광자 신호를 나타내는 포트 인터페이스에 집중하고 있는 IEEE P3186 Working Group에서 활동하고 있습니다.

관련 자료

관련 기술 문서

홈으로 돌아가기
Thank you, you are now subscribed to updates.