고속 PCB 설계에서 접지면 간격을 넘지 마세요

전자 제품 및 PCB 포럼을 자주 둘러보는데, 같은 질문이 계속해서 나오는 것을 보게 됩니다: 왜 접지면의 분할 위로 트레이스를 라우팅해서는 안 되는가? 이 질문은 메이커부터 고속 PCB 설계에 갓 발을 들여놓은 전문 디자이너에 이르기까지 모두에게서 나옵니다. 전문 신호 무결성 엔지니어에게는 답이 명백해야 합니다.

오랜 시간 PCB 레이아웃 엔지니어이든 가끔 디자인을 하는 사람이든, 이 질문에 대한 답을 이해하는 것이 도움이 됩니다. 답은 항상 절대적인 명제로 제시됩니다. 저는 PCB 설계 질문에 절대적인 용어로 답하는 것을 그다지 좋아하지 않지만, 이 경우에는 답이 분명합니다: 접지면의 간격 위로 신호를 라우팅해서는 안 됩니다. 이에 대해 더 깊이 파고들어 왜 접지면의 간격 위로 트레이스를 라우팅해서는 안 되는지 이해해 봅시다.

접지면 간격: 저속 및 고속 설계

이 질문에 답하기 위해서는 DC, 저속, 고속에서 신호가 어떻게 동작하는지 고려해야 합니다. 이는 각 유형의 신호가 이 참조 평면에서 다른 반환 경로를 유발하기 때문입니다. 신호가 따르는 반환 경로는 보드 내에서 생성되는 EMI에 대한 중요한 영향을 미치며, 특정 회로의 EMI에 대한 민감도에도 영향을 미칩니다. PCB에서 반환 경로가 어떻게 형성되는지 더 잘 이해하기 위해, 이 기사와 Francesco Poderico의 유용한 가이드를 살펴보세요.

PCB에서 반환 전류가 어떻게 형성되는지 이해하면, 그것이 EMI와 신호 무결성에 어떤 영향을 미치는지 쉽게 알 수 있습니다. 중요한 이유는 다음과 같습니다—그리고 이것은 접지 평면 간격을 넘어서 라우팅하는 것과 관련이 있습니다. 보드에서 반환 전류에 의해 형성된 루프는 두 가지 중요한 행동을 결정합니다:

• EMI 민감도. 회로에서 공급 전류와 반환 전류에 의해 생성된 루프는 보드의 EMI에 대한 민감도를 결정합니다. 큰 전류 루프를 가진 회로는 더 큰 기생 인덕턴스를 가지게 되어, 방사된 EMI에 더 민감해집니다.

• 스위칭 신호에서의 링잉. 회로 내의 기생 인덕턴스는 신호가 레벨 간 전환할 때 회로의 과도 응답이 경험하는 감쇠 수준을 결정합니다. 회로 내의 기생 용량과 함께 고려할 때, 이 두 양은 과도 응답의 자연 주파수와 감쇠 진동 주파수를 결정합니다.

DC, 저속, 고속 신호를 자세히 살펴봅시다:

DC 전압/전류

보드가 DC 전원으로 작동할 때, 반환 전류는 신호 트레이스 바로 아래에서 생성되지 않고, 공급 반환 지점으로 직선으로 돌아갑니다. 이는 반환 경로를 제어할 수 없음을 의미하며, 큰 기생 인덕턴스로 인해 보드가 EMI에 취약해질 수 있습니다. 전원 공급 장치가 스위칭하지 않기 때문에 과도 진동이 없을 것이라고 생각할 수 있으므로, 마이크로스트립 트레이스가 접지 평면 간격 위로 라우팅되는 것이 중요하지 않을 것 같습니다. 비록 진동이 없더라도, EMI 취약성 문제는 여전히 존재합니다. DC 루프 인덕턴스를 가능한 낮게 유지하려고 노력해야 하며, 접지 평면 간격 위로 라우팅하는 것을 피하는 것이 루프 인덕턴스를 줄이는 최선의 방법입니다.

저속 신호

DC 신호와 마찬가지로, 회로의 루프 인덕턴스는 EMI 민감도와 과도 응답에서의 감쇠를 결정합니다. 루프 인덕턴스가 크면 감쇠율이 낮아지며, DC 신호의 경우와 마찬가지로, 접지 평면 간격 위로 라우팅하면 루프 인덕턴스가 증가하여 신호 무결성, 전력 무결성, 그리고 EMI에 영향을 줍니다.

불행히도, 저속 신호는 어느 정도 유물이 되었으며, TTL 이상의 논리를 사용하는 모든 보드는 고속 회로로 동작할 것입니다. 저속 신호(일반적으로 ns 단위의 상승 시간이 10의 배수 이상 느린 경우)의 경우, 특정 회로에서의 링잉 진폭은 일반적으로 충분히 낮아서 눈에 띄지 않았습니다. 따라서, 신호가 접지 평면 간격 위로 라우팅되지 않는 한, 루프 인덕턴스는 일반적으로 강한 링잉, EMI 민감도, 그리고 관련된 전력 무결성 문제를 방지하기에 충분히 낮았습니다(아래 참조).

고속 신호

저속으로 설계된 보드를 고속 신호로 구동하면, 주어진 회로 루프 인덕턴스에 대해 링잉 진폭이 더 커집니다. 이는 보드 내 루프 인덕턴스를 가능한 한 작게 유지할 필요성을 다시 한번 보여줍니다. 목표는 주어진 인터커넥트에서 링잉 진폭을 줄이기 위해 가능한 한 많은 감쇠를 제공하는 것입니다. 다시 말해, 접지면 간격 위로 라우팅하는 것은 루프 인덕턴스 증가를 피하는 데 도움이 됩니다. 또한, 고속 회로를 운반하는 신호 레이어 아래에 접지면을 배치하여 인터커넥트 전체에서 루프 인덕턴스가 가능한 한 낮게 유지되도록 해야 합니다.

접지면 간격 위로 라우팅된 신호의 예시 반환 경로.

접지면 간격을 임피던스 불연속으로 보는 또 다른 방법입니다. 신호가 접지면 간격 위로 라우팅되면, 간격 위 영역의 임피던스는 인터커넥트의 나머지 부분의 임피던스보다 클 것입니다. 이는 위에서 언급한 링잉 문제를 악화시키는 것 외에도 신호 반사를 초래합니다. Signal Integrity Journal에서 이 기사를 확인하여 접지면 간격 위의 고속 신호 전송과 관련된 이 측면에 대해 자세히 알아보세요.

위에서 언급한 디지털 신호에 관한 모든 내용은 아날로그 신호에도 동일하게 적용됩니다. 위에서 언급한 일시적 신호 문제들은 특히 고 게이트/핀 수를 사용하는 보드에서 전력 무결성 문제와 관련이 있습니다. 레이어 스택은 TTL보다 빠른 구성 요소를 지원하도록 특별히 설계되어야 합니다(아래 참조).

전원 레일과 접지면 간격

우리가 신호 무결성 측면에서 이를 살펴보았지만, 같은 아이디어가 전력 무결성에도 적용됩니다. 마이크로스트립 트레이스가 접지면 간격을 가로질러 라우팅되어서는 안 되는 것처럼, 접지면 간격 위의 표면 레이어에서 전원 레일을 라우팅하는 것도 피해야 합니다. 디지털 IC에 DC 전원을 공급하는 경우, IC는 ON과 OFF 상태 사이를 전환할 때 전원 공급 장치로부터 일부 전류를 끌어옵니다. 이것은 전원 레일에 전압 리플을 발생시킬 것입니다.

이 특정 공급 전압의 과도 응답은 감쇠 진동으로 행동합니다. 그 진폭은 PDN의 임피던스에 비례하며 PDN 내의 감쇠 수준에 반비례합니다. 마치 표준 PCB 연결에서 루프 인덕턴스에 반비례하는 감쇠와 같이, PDN에서의 과도 응답에도 같은 원리가 적용됩니다. 이는 루프 인덕턴스를 작게 유지하면 전원 레일의 과도 응답을 감쇠시킬 수 있음을 의미합니다. 이를 위한 최선의 방법은 접지면을 전원면과 직접 인접한 층에 배치하고, 어떤 접지면 간격 위로 전원 레일을 라우팅하지 않는 것입니다.

두 층 보드를 작업하고 있고 접지면을 위한 공간이 없는 경우, 루프 유도성을 작게 유지하기 위해 보드의 반환 경로를 신중하게 계획해야 합니다. 하나의 옵션은 상단 및 하단 층에 접지 영역의 그리드 배열을 사용하고 이를 비아로 연결하는 것입니다. 그러나 고속 신호(TTL 이상)를 다루는 경우, PDN의 부족한 용량으로 인해 전원 레일에서 큰 전압 변동을 볼 수 있습니다. 이것이 고속 보드에서 전원 및 접지면이 인접한 층에 배치되고 신호/구성 요소 층 바로 아래에 접지면이 배치되는 주된 이유입니다.

Altium Designer^®의 강력한 PCB 설계 및 분석 도구는 통합 규칙 기반 설계 엔진 위에 구축되어 있어, 레이아웃을 생성함에 따라 보드의 성능을 확인할 수 있습니다. 또한 신호 무결성을 분석하고 제조업체에 제공할 자료를 준비하기 위한 도구 세트도 갖추고 있습니다.

이제 Altium Designer의 무료 체험판을 다운로드하여 업계 최고의 레이아웃, 시뮬레이션 및 생산 계획 도구에 대해 자세히 알아볼 수 있습니다. 오늘 Altium 전문가와 상담하세요하여 더 많은 정보를 얻으십시오.