高速PCB設計においては、グラウンドプレーンのギャップを横切ってはいけません

電子機器やPCBのフォーラムをよく閲覧していますが、同じ質問が何度も何度もされています。なぜグラウンドプレーンの割れ目を越えてトレースを引いてはいけないのか？この質問は、ハイスピードPCB設計にちょうど足を踏み入れたばかりのプロのデザイナーからメーカーまで、誰もが尋ねます。プロの信号完全性エンジニアにとって、答えは明らかでしょう。

長年のPCBレイアウトエンジニアであろうと、たまにデザインする人であろうと、この質問への答えを理解することは役立ちます。答えは常に絶対的な表現で枠付けられます。PCB設計の質問に絶対的な用語で答えることはあまり好きではありませんが、この場合は答えが明確です：グラウンドプレーンの隙間を越えて信号をルーティングしてはいけません。さらに詳しく掘り下げて、なぜグラウンドプレーンの隙間を越えてトレースを引いてはいけないのか理解しましょう。

グラウンドプレーンの隙間：低速および高速設計

この質問に答えるには、DC、低速、高速での信号の振る舞いを考慮する必要があります。これは、各タイプの信号がこの基準面で異なるリターンパスを誘導するためです。信号がたどるリターンパスは、基板内で生成されるEMIに及ぼす重要な影響、および特定の回路がEMIに対してどれほど感受性を持つかについて、いくつか重要な影響を及ぼします。PCB内でリターンパスがどのように形成されるかをよりよく理解するために、この記事と、Francesco Podericoからの役立つガイドをご覧ください。

PCB内でリターン電流がどのように形成されるかを理解すれば、それがEMIと信号の整合性にどのように影響するかを見るのは簡単です。ここで重要な理由です—そしてそれはグラウンドプレーンのギャップを越えるルーティングに関連しています。ボード内のリターン電流によって形成されるループは、2つの重要な振る舞いを決定します：

• EMIの感受性。回路内の供給電流とリターン電流によって作られるループは、ボードのEMIに対する感受性を決定します。大きな電流ループを持つ回路は、より大きな寄生インダクタンスを持ち、放射されるEMIに対してより感受性が高くなります。

• スイッチング信号におけるリンギング。回路内の寄生インダクタンスは、信号がレベル間で切り替わる際の過渡応答の減衰レベルを決定します。回路内の寄生キャパシタンスと併せて考えると、これら二つの量は過渡応答の自然周波数と減衰振動周波数を決定します。

DC、低速、高速信号を詳しく見てみましょう：

DC電圧/電流

基板がDC電源で動作する場合、リターン電流は信号トレースの直下ではなく、供給リターンポイントに直線的に戻るため、リターンパスを実質的に制御することはできません。これは、大きな寄生インダクタンスのために基板がEMIに弱くなることを意味します。電源が切り替わらないため、過渡振動がないと思われがちですが、マイクロストリップトレースがグラウンドプレーンのギャップを越えてルーティングされている場合でも、EMIの感受性の問題は依然として存在します。DCループのインダクタンスをできるだけ低く保つべきであり、ループインダクタンスを減らすためには、グラウンドプレーンのギャップを越えるルーティングを避けるのが最善です。

低速信号

DC信号と同様に、リターンパスは回路のループインダクタンスを決定し、これがEMI感受性および過渡応答の減衰を決定します。ループインダクタンスが大きい場合、減衰率は低くなり、DC信号の場合と同様に、グラウンドプレーンのギャップを越えてルーティングするとループインダクタンスが増加し、信号の整合性、電力の整合性、およびEMIに影響を与えます。

残念ながら、低速信号はある種の遺物であり、TTL以上の速度のロジックを使用するすべてのボードは高速回路として振る舞います。低速信号（一般に数十nsの立ち上がり時間とそれより遅い）では、特定の回路のリンギング振幅は通常、低く抑えられていたため、気づかれないことが多かったです。したがって、信号がグラウンドプレーンのギャップを越えてルーティングされない限り、ループインダクタンスは通常、激しいリンギング、EMI感受性、および関連する電力整合性の問題を防ぐのに十分に低かったです（下記参照）。

高速信号

低速で動作するように設計された基板に高速信号を流すと、与えられた回路ループのインダクタンスに対して、リンギングの振幅が大きくなります。これは、基板内のループインダクタンスをできるだけ小さく保つ必要性を再び示しています。目標は、与えられた相互接続においてリンギングの振幅を減少させるために、できるだけ多くの減衰を提供することです。再び、グラウンドプレーンのギャップを越えてルーティングすることで、ループインダクタンスの増加を避けることができます。さらに、高速回路を運ぶ信号層の下にグラウンドプレーンを配置することで、相互接続全体を通じてループインダクタンスができるだけ低くなるようにする必要があります。

グラウンドプレーンのギャップを越えてルーティングされた信号の例示的なリターンパス。

グラウンドプレーンのギャップをインピーダンスの不連続と見る別の方法もあります。信号がグラウンドプレーンのギャップを越えてルーティングされる場合、ギャップ上の領域のインピーダンスは、相互接続の残りの部分のインピーダンスよりも大きくなります。これは、上述のリンギング問題を悪化させるだけでなく、信号反射も引き起こします。Signal Integrity Journalのこの記事を読むと、グラウンドプレーンのギャップを越えた高速信号伝送のこの側面について詳しく学ぶことができます。

上記で述べたデジタル信号に関するすべては、アナログ信号にも同様に適用されます。上記の一過性信号の問題は、特に高ゲート/ピン数のコンポーネントを使用するボードで、電力整合性の問題に関連しています。レイヤースタックは、TTLよりも高速なコンポーネントをサポートするように特別に設計されるべきです（下記参照）。

電源レールとグラウンドプレーンのギャップ

これを信号整合性の観点から見てきましたが、同じ考え方が電力整合性にも適用されます。マイクロストリップトレースをグラウンドプレーンのギャップを越えてルーティングすべきではないのと同様に、表面層で電源レールをグラウンドプレーンのギャップを越えてルーティングすることも避けるべきです。デジタルICにDC電源を供給している場合、ICはONとOFFの状態を切り替えるときに電源からある程度の電流を引き出します。これにより、電源レール上に電圧リップルが発生します。

この特定の供給電圧の過渡応答は、減衰振動として振る舞います。その振幅はPDNのインピーダンスに比例し、PDN内の減衰レベルに反比例します。標準的なPCBインターコネクトにおけるループインダクタンスに反比例するように減衰するのと同様に、PDNにおける過渡応答にも同じことが当てはまります。これは、ループインダクタンスを小さく保つことで、電源レール上の過渡応答を減衰させることができることを意味します。これを行う最良の方法は、グラウンドプレーンを電源プレーンの直接隣の層に配置し、グラウンドプレーンのギャップを越えて電源レールをルーティングしないようにすることです。

2層ボードを使用しており、グラウンドプレーンのためのスペースがない場合は、ループインダクタンスを小さく保つために、ボード内のリターンパスを慎重に計画する必要があります。一つの選択肢は、上層と下層にグリッド状のグラウンド領域を配置し、それらをビアで接続することです。しかし、高速信号（TTL以上）を扱う場合、PDNのキャパシタンス不足により、電源レール上で大きな電圧変動が発生します。これが、高速ボードで電源層とグラウンド層が隣接した層に配置され、信号/コンポーネント層の直下にグラウンド層が配置される主な理由です。

Altium Designer^®の強力なPCB設計および分析ツールは、統一されたルール駆動型設計エンジンの上に構築されており、レイアウトを作成する際にボードの性能をチェックできます。また、信号整合性を分析し、製造業者に提出するための完全なツールセットも提供されます。

今すぐ無料トライアルのAltium Designerをダウンロードして、業界最高のレイアウト、シミュレーション、生産計画ツールについてさらに詳しく学びましょう。Altiumの専門家に今日相談して、さらに詳しく知ることができます。