Jak zarządzać integralnością zasilania i EMI w złożonych systemach wielopłytkowych

Każdy zespół wielopłytkowy wprowadza zestaw ograniczeń związanych z dystrybucją zasilania, które nie występują w projektach jednoplatformowych. W chwili, gdy zasilanie przechodzi przez złącze lub kabel między płytkami, PDN zyskuje dodatkową rezystancję szeregową, rezystancję styków oraz indukcyjność pętli, które pogarszają regulację napięcia i zwiększają impedancję widzianą przez obciążenia po stronie odbiorczej. Projektanci, którzy traktują połączenie między płytkami jako przezroczyste przedłużenie szyny zasilającej płytki źródłowej, szybko przekonają się, że dominującymi trybami awarii systemu stają się chwilowe spadki napięcia, szumy przewodzone oraz problemy termiczne w złączu.

Podstawowy problem projektowy polega na tym, że PDN zoptymalizowana na jednej płytce nie jest w stanie utrzymać swojego profilu impedancyjnego po przekroczeniu fizycznej granicy, do której pokonania nigdy nie została zaprojektowana. Złącza i kable zachowują się jak skupione elementy pasożytnicze w torze zasilania, a ich wpływ rośnie wraz z prądem obciążenia i częstotliwością przełączania. Rozwiązanie tego problemu wymaga traktowania dystrybucji zasilania każdej płytki jako osobnego zadania projektowego, dobrania połączenia międzypłytkowego zarówno pod kątem parametrów DC, jak i AC, oraz zastosowania filtracji na granicy między płytkami, aby zapobiec propagacji szumów między nimi.

Dlaczego połączenia PCB w układach wielopłytkowych zawodzą?

Wielopłytkowe zespoły PCB wprowadzają tryby awarii, które nie występują w projektach jednoplatformowych. Fizyczna separacja między płytkami, połączenia je łączące oraz podział domen zasilania i sygnałów między obudowami tworzą wiele możliwości pogorszenia parametrów pracy lub wręcz niespełnienia wymagań. Projektanci, którzy traktują każdą płytkę jako odrębny problem projektowy, a następnie łączą je za pomocą złączy lub kabli, są regularnie zaskakiwani, gdy zintegrowany system nie przechodzi testów EMC albo wykazuje sporadyczne błędy funkcjonalne.

Trzy najczęstsze kategorie awarii w połączeniach wielopłytkowych to:

1. Mechaniczne niedopasowanie między złączami, obwodami elastycznymi lub wiązkami kablowymi, prowadzące do niestabilnego kontaktu, podwyższonej rezystancji na stykach lub całkowitego przerwania połączenia pod wpływem drgań albo cykli temperaturowych.
2. Niezgodność EMC wynikająca z problemów integralności sygnału, gdy nieciągłości impedancji, niewystarczające ścieżki powrotu lub nadmierny przesłuch na interfejsie płytka–płytka powodują emisję promieniowaną przekraczającą limity regulacyjne.
3. Niezgodność EMC wynikająca z problemów integralności zasilania, gdy szum na liniach zasilania przewodzi się przez połączenie międzypłytkowe, sprzęga się z liniami sygnałowymi lub promieniuje z kabli działających jak niezamierzone anteny.

Problemy mechaniczne są zwykle wykrywane podczas prototypowania i rozwiązywane przez analizę tolerancji lub zmianę doboru złączy. Problemy EMC mają natomiast tendencję do ujawniania się późno w cyklu rozwoju, podczas testów zgodności, i są znacznie droższe do usunięcia, ponieważ często wymagają zmian w layoucie, korekty przypisania pinów złącza lub dodania filtracji, której nie przewidziano w pierwotnym projekcie.

Integralność sygnału i EMI na interfejsie płytka–płytka

Niezależnie od tego, czy połączeniem międzypłytkowym jest taśma, złącze płytka–płytka czy obwód elastyczny, mechanizm łączący pogorszenie integralności sygnału z awarią EMI jest prawie zawsze taki sam: niewystarczająca liczba pinów masy. Każdy przewód sygnałowy w połączeniu wielopłytkowym potrzebuje fizycznie sąsiadującej z nim ścieżki powrotu o niskiej impedancji. Gdy pinów masy jest mało lub są źle rozmieszczone w przypisaniu pinów złącza, prądy powrotne są zmuszane do płynięcia długimi, indukcyjnymi pętlami, które będą promieniować.

Jednocześnie sygnały współdzielące odległe ścieżki powrotu sprzęgają się ze sobą, pogarszając jakość sygnału i generując prądy wspólne, które napędzają emisję z kabla lub obudowy złącza. Połączenie może zawieść na dwa odrębne sposoby: może bezpośrednio emitować zakłócenia z obszaru pętli utworzonej między przewodami sygnałowymi i powrotnymi albo może przewodzić szum z jednej płytki do drugiej, gdzie następnie promieniuje on ze ścieżek, pól lub kabli I/O na płytce odbiorczej. Oba mechanizmy są powszechne i obu można zapobiec przez właściwe rozmieszczenie połączeń masy i filtrację na interfejsie złącza.

Ograniczanie EMI w połączeniach wielopłytkowych

Poniższe wytyczne odnoszą się do podstawowych zagrożeń EMI na interfejsach płytka–płytka. Każda z nich jest ukierunkowana na konkretny mechanizm sprzęgania i powinna być stosowana na etapie planowania schematu i layoutu, a nie odkładana na późniejsze działania naprawcze po testach zgodności.

• Ogranicz obszar pętli ścieżki powrotu, zapewniając, że każda ścieżka sygnałowa ma sąsiadujące, nieprzerwane odniesienie do masy po obu stronach połączenia międzypłytkowego. Gdy sygnał przechodzi z jednej płytki na drugą, jego prąd powrotny musi podążać ścieżką o niskiej indukcyjności, bezpośrednio przylegającą do przewodu sygnałowego. Każda przerwa lub nieciągłość na tej ścieżce zmusza prąd powrotny do przepływu przez szerszą pętlę, a obszar pętli jest wprost proporcjonalny do emisji promieniowanej.
• Przeplataj piny masy w przypisaniu pinów złącza, zamiast grupować wszystkie sygnały po jednej stronie, a masy po drugiej. Dla interfejsów wysokiej szybkości preferowany jest stosunek sygnał–masa 1:1; dla połączeń o umiarkowanej szybkości praktyczne minimum to 2:1. Rozmieszczenie pinów masy w całym przypisaniu pinów zapewnia każdemu sygnałowi pobliską ścieżkę powrotu o niskiej impedancji i zmniejsza przesłuch między sąsiednimi pinami sygnałowymi.
• Prowadź pary różnicowe jako rzeczywiste pary przez całe połączenie międzypłytkowe, zachowując stały odstęp i symetrię od nadajnika do odbiornika. Kompensacja pól, która czyni sygnalizację różnicową skuteczną, działa tylko wtedy, gdy oba przewodniki są zrównoważone pod względem impedancji i geometrii fizycznej na całej długości toru, w tym również w złączu lub kablu.
• Połącz masę chassis z masą PCB w zdefiniowanych punktach o niskiej impedancji wewnątrz obudowy. W obudowach wielopłytkowych sama obudowa może pełnić funkcję struktury ekranującej, ale tylko wtedy, gdy impedancja połączenia z masą jest wystarczająco niska dla rozpatrywanych częstotliwości. Jednopunktowe połączenie chassis długim przewodem jest nieskuteczne powyżej kilku megaherców; aby ograniczyć emisję promieniowaną, potrzebne są liczne krótkie połączenia rozmieszczone wokół obwodu obudowy.

Wytyczne te zmniejszają ryzyko, ale nie gwarantują zgodności. Systemy wielopłytkowe wykazują efekty wzajemnego oddziaływania, które trudno przewidzieć wyłącznie na podstawie analizy pojedynczych płytek. Dwie płytki, które każda z osobna przechodzą badania emisji promieniowanej, po połączeniu w jeden zespół mogą nie spełnić wymagań, ponieważ kabel lub złącze wprowadza nowe ścieżki prądów wspólnych i nowe struktury antenowe. Skanowanie pre-compliance zintegrowanego zespołu, a następnie formalne testy EMC, są zawsze konieczne, aby potwierdzić, że połączony system spełnia odpowiednie normy emisji radiowych.

Integralność zasilania w połączeniach wielopłytkowych

Dystrybucja zasilania w układach wielopłytkowych wymaga odrębnych strategii projektowych dla AC i DC. Integralność zasilania AC przy wysokich częstotliwościach opiera się na minimalizacji impedancji poprzez umieszczanie regulatorów napięcia na tej samej płytce co zasilane przez nie układy scalone. Prowadzenie stabilizowanego zasilania przez kable lub złącza dodaje indukcyjność i rezystancję, których kondensatory odsprzęgające nie są w stanie w pełni skompensować. W konsekwencji regulatory powinny być umieszczane lokalnie, a przez interfejsy płytka–płytka powinny przechodzić jedynie zbiorcze napięcia DC lub pośrednie napięcia magistrali.

Integralność zasilania DC natomiast dotyczy rezystancyjnego spadku napięcia, zdolności przewodników i pinów złącza do przenoszenia prądu oraz ograniczeń termicznych przy stałym obciążeniu. Zarówno tory zasilania AC, jak i DC przechodzące przez połączenie międzypłytkowe mogą również działać jako nośniki emisji przewodzonych. Szum przełączania z regulatora na jednej płytce może przewodzić się przez kabel do drugiej płytki, gdzie sprzęga się z wrażliwymi obwodami lub promieniuje ze ścieżek i pól. Filtracja na granicy połączenia międzypłytkowego, zarówno po stronie źródła, jak i obciążenia, jest często konieczna, aby ograniczyć emisje przewodzone i zapobiec ich przekształcaniu się w emisje promieniowane dalej w systemie.

Dwa standardy IPC regulują aspekty integralności zasilania DC związane z doborem wymiarów przewodników i połączeń. IPC-2221 określa wymagania dotyczące odstępów upływowych i prześwitów między przewodnikami o różnych potencjałach napięciowych, co ma bezpośrednie zastosowanie do odstępów między pinami zasilania w złączach oraz do prześwitów między ścieżkami na PCB w pobliżu punktów wejścia zasilania. IPC-2152 dotyczy obciążalności prądowej przewodników PCB, dostarczając danych potrzebnych do doboru szerokości ścieżek, pól miedzi i przelotek tak, aby projekt pozostawał w granicach dopuszczalnego wzrostu temperatury przy długotrwałym obciążeniu DC. Poleganie na starszych praktycznych regułach dotyczących zależności szerokości ścieżki od prądu, zamiast na podejściu modelowania termicznego z IPC-2152, często prowadzi do zbyt małych przekrojów przewodników, które przegrzewają się w zamkniętych zespołach wielopłytkowych o ograniczonym przepływie powietrza.

Projektowanie PDN dla każdej płytki w zespole wielopłytkowym

Każdą płytkę w systemie wielopłytkowym należy traktować jako niezależny problem dystrybucji zasilania, zanim zostanie zaprojektowane połączenie międzypłytkowe. Współdzielenie regulatorów między płytkami lub zakładanie, że pojedynczy bank kondensatorów zbiorczych na jednej płytce obsłuży obciążenia na innej, prowadzi do takich profili impedancyjnych PDN, które nie są w stanie spełnić docelowej impedancji przy częstotliwościach, w których obciążenia pobierają prąd.

• Traktuj PDN każdej płytki jako osobny projekt, gdy płytki zawierają własne cyfrowe obciążenia o wysokim poborze prądu. Wspólny regulator podłączony przez kabel nie jest w stanie utrzymać niskiej impedancji przy częstotliwościach, przy których FPGA lub SoC pobiera prąd przejściowy. Każda płytka powinna mieć własny stopień regulacji dla każdej szyny zasilającej szybką logikę przełączającą.
• Umieszczaj moduły regulatorów napięcia fizycznie blisko układów scalonych o największym poborze prądu na każdej płytce, zwłaszcza FPGA i szybkich procesorów z dużymi bankami cyfrowych wejść/wyjść. Indukcyjność nawet kilku centymetrów ścieżki między VRM a obciążeniem może powodować spadki napięcia przekraczające tolerancję szyny podczas szybkich stanów przejściowych.
• Zweryfikuj, czy stackup każdej płytki zapewnia wystarczającą pojemność międzypłaszczyznową dla zakresu częstotliwości pomiędzy punktem, w którym dyskretne kondensatory odsprzęgające tracą skuteczność, a punktem, w którym VRM zaczyna regulację. Cienki dielektryk między płaszczyznami zasilania i masy obniża impedancję w tym zakresie średnich częstotliwości i zmniejsza liczbę wymaganych kondensatorów dyskretnych.
• Dobieraj pola miedzi i obszary płaszczyzn zasilania na podstawie rzeczywistego poboru prądu oraz dopuszczalnego wzrostu temperatury zgodnie z IPC-2152, a nie na podstawie domyślnych ustawień pól lub wizualnego pokrycia. W zamkniętych zespołach wielopłytkowych z ograniczonym chłodzeniem konwekcyjnym zW miarę jak płytki stają się coraz bardziej złożone, rośnie też liczba ręcznych zadań wymaganych do aktualizacji wielopłytkowych PCB i zapewnienia właściwego zarządzania zmianami między wieloma interesariuszami. Inżynierowie nie muszą jednak izolować swoich płytek, aby wykrywać problemy z PI i EMI.

  Inżynierowie mogą uniknąć czasochłonnych i kosztownych przeróbek, które z tego wynikają, ale muszą bardziej proaktywnie zarządzać zmianami z różnych perspektyw. Przy tak wielu czynnikach do uwzględnienia — od zaopatrzenia, przez projekt mechaniczny, po produkcję, od etapu upstream do downstream — zunifikowana platforma umożliwia lepszą komunikację między wszystkimi działami.

  Altium Develop zawiera wszystkie narzędzia potrzebne inżynierom do zarządzania projektami ECAD i MCAD, wymaganiami oraz listami BOM w jednym środowisku zorientowanym na projektowanie, co pozwala przyspieszyć iteracje i tworzyć bardziej niezawodne powiązania między inżynierami a zespołami zakupowymi. Połączenie możliwości BOM Portal, Requirements Portal i funkcji projektowych zapewnia większą widoczność czynników zewnętrznych. Projektanci mogą zobaczyć, jak wybór komponentów wpłynie na ich przepływy pracy — i odwrotnie. Zacznij korzystać z Altium Develop →

  Często zadawane pytania

  Czym jest integralność zasilania w PCB?

  W aplikacjach o wysokiej wydajności zgodność z wymaganiami integralności zasilania (PI) ma kluczowe znaczenie dla zapewnienia, że każde urządzenie w sieci otrzymuje dokładnie takie napięcie i energię, jakich potrzebuje do niezawodnego i efektywnego działania.

  Jak utrzymuje się integralność sygnału?

  Integralność sygnału zapewnia się przede wszystkim przez zachowanie symetrii par różnicowych i spójności impedancji. Obie ścieżki w parze muszą być dokładnie dopasowane pod względem długości i geometrii, aby sygnały docierały jednocześnie i wzajemnie znosiły zakłócenia.

  Jak kontrolować EMI?

  Aby kontrolować EMI w systemie wielopłytkowym, projektanci muszą zapewnić ciągłe ścieżki powrotne oraz stosować prowadzenie różnicowe, aby znosić pola elektromagnetyczne, zanim zaczną promieniować. Dzięki wdrożeniu tych strategii na wczesnym etapie oraz zastosowaniu ekranowanych, przeplatanych złączy można zapobiec zakłóceniom.