Kiedy lokalizacja kondensatora odsprzęgającego ma znaczenie na PCB?

Rozmieszczenie kondensatorów odsprzęgających to jeden z tych tematów związanych z projektowaniem PCB, w których prosta zasada jest powtarzana daleko poza zakresem warunków, w których faktycznie jest użyteczna. Standardowe zalecenie jest dobrze znane: umieść kondensator jak najbliżej pinu zasilania. Projektanci słyszą to w kartach katalogowych, notach aplikacyjnych, checklistach dotyczących layoutu oraz na diagramach generowanych przez AI, które pokazują kondensatory upakowane wokół każdego układu scalonego niczym ozdobna ramka. Problem polega na tym, że taka porada sprowadza kilka różnych struktur PDN do jednej reguły, a struktury te nie zachowują się w ten sam sposób.

Gdy ścieżka indukcyjna między kondensatorem a obciążeniem zostanie określona, decyzja o rozmieszczeniu staje się znacznie łatwiejsza. W niektórych płytkach przesunięcie kondensatora nawet nieznacznie dalej zwiększa indukcyjność ścieżki na tyle, że element staje się mniej skuteczny. W innych płytkach, szczególnie w konstrukcjach wielowarstwowych z blisko rozmieszczonymi płaszczyznami zasilania i masy, dokładna lokalizacja kondensatora może mieć znacznie mniejsze znaczenie, ponieważ płaszczyzny zapewniają niskoindukcyjną ścieżkę przepływu prądu.

Tło zagadnienia rozmieszczenia kondensatorów odsprzęgających

Część działań obalających mity wokół rozmieszczenia kondensatorów odsprzęgających wywodzi się z artykułu IEEE dr. Todda Hubinga dotyczącego wielowarstwowych PCB z wewnętrznymi płaszczyznami zasilania i masy. W artykule zbadano, czy znane reguły rozmieszczania ze płytek jednostronnych i dwustronnych nadal mają zastosowanie, gdy płytka wykorzystuje parę płaszczyzn o niskiej indukcyjności. Kluczowy wynik, który do dziś napędza dyskusje, jest następujący: gdy kondensatory odsprzęgające są podłączone do blisko rozmieszczonych płaszczyzn (<10 mil), zmierzona impedancja magistrali zasilania może wykazywać bardzo małą wrażliwość na położenie kondensatora, pod warunkiem że kondensator nie znajduje się nadmiernie daleko od obciążenia.

Wynik ten jest użyteczny, ale łatwo go też zbyt szeroko uogólnić. Wniosek Hubinga nie brzmiał, że lokalizacja kondensatora nigdy nie ma znaczenia. Chodziło o to, że blisko rozmieszczone pary płaszczyzn zmieniają dominującą indukcyjność w ścieżce prądowej, co z kolei zmienia stopień wpływu lokalizacji kondensatora na impedancję PDN. To zupełnie co innego niż stwierdzenie, że na każdej płytce można ignorować rozmieszczenie kondensatorów.

Artykuł dr. Hubinga można przeczytać tutaj:

• Hubing, Todd H., James L. Drewniak, Thomas P. Van Doren i David M. Hockanson. "Power bus decoupling on multilayer printed circuit boards." IEEE Transactions on Electromagnetic Compatibility 37, nr 2 (2002): 155-166.

Wykres z pracy Hubing i in. pokazujący nakładające się krzywe impedancji dla kondensatorów umieszczonych w wielu lokalizacjach na płytce wielowarstwowej z blisko rozmieszczonymi płaszczyznami zasilania i masy.

Obudowa komponentu decyduje o tym, czy rozmieszczenie ma znaczenie

Stwierdzenie, że lokalizacja kondensatora „nie ma znaczenia”, jest nadmiernym uogólnieniem; lokalizacja kondensatora ma różne znaczenie w zależności od obudowy, stackupu PCB oraz sposobu, w jaki kondensator jest włączony do PDN.

Rozważmy obudowę przewlekaną w porównaniu z BGA. W przypadku quad flat pack lub podobnego elementu piny zasilania są wyprowadzone na obwodzie obudowy, a pobliski kondensator można często połączyć bezpośrednio z tymi pinami krótkimi ścieżkami. W takiej konfiguracji trasa między kondensatorem a obciążeniem staje się częścią impedancji ścieżki zasilania.

Obudowy QFN/QFP lub podobne mają wyprowadzenia odsłonięte wokół krawędzi komponentu, co umożliwia bezpośrednie połączenie za pomocą ścieżek. Zwróć uwagę na połączenie w sieci GVDD, gdzie zastosowano połączenie ścieżką, które ma wysoką indukcyjność ścieżki na jednostkę długości.

Taki układ minimalizuje indukcyjność ścieżki, ponieważ pętla prądowa pozostaje zwarta, a udział ścieżki jest niewielki. W tych obudowach typowe zalecenie dotyczące rozmieszczenia ma praktyczny sens, ponieważ układ pinów został zaprojektowany z myślą o takim stylu połączenia. Należy zauważyć, że w przypadku tych obudów można użyć płaszczyzny zasilania, ale dla samych obudów z wyprowadzeniami nie jest ona zwykle wymagana.

Duże BGA zwykle mają wiele wewnętrznych kulek zasilania i masy skupionych w wewnętrznym obszarze obudowy. Nikt nie będzie prowadził osobnych ścieżek od kondensatorów umieszczonych poza obudową do środka elementu. Jeśli kondensatory nie zostaną umieszczone na spodniej stronie pod BGA, trzeba będzie polegać na płaszczyznach zasilania i masy oraz przelotkach do tych płaszczyzn.

W dużych BGA wewnętrzna część obudowy zawiera wiele pinów PWR i GND skupionych w pobliżu środka. Różowe piny = PWR, niebieskie piny = GND. Powyższy przykład dotyczy procesora i.MX.

W przypadku dużych BGA zastosowanie tej samej metody bezpośredniego podłączenia ścieżkami jest niemożliwe, ponieważ pinów zasilania i masy jest dużo i są ukryte pod korpusem obudowy. Dlatego w tej obudowie potrzebne są połączenia do płaszczyzn w warstwach wewnętrznych, aby dotrzeć do pinów znajdujących się bliżej środka obudowy. Pytanie brzmi wtedy, czy zastosować mały odstęp między płaszczyznami zasilania i masy, ponieważ wpłynie to na indukcyjność ścieżki.

Indukcyjność ścieżki

Aby określić, czy lokalizacja ma znaczenie, musimy znać całkowitą indukcyjność wzdłuż ścieżki. Ta całkowita indukcyjność ścieżki to własna ESL kondensatora, indukcyjność montażowa padów i przelotek oraz indukcyjność połączenia między kondensatorem a pinami układu, wynikająca ze ścieżki lub płaszczyzny.

Indukcyjność ścieżki można zapisać jako:

L(path) = ESL + L(mount) + L(trace or plane)

Użyteczne oszacowanie rzędu wielkości dla indukcyjności ścieżki to około 5 do 7 nH/cal, przy czym około 7,5 nH/cal dla ścieżki 50 omów w typowym systemie laminatu o Dk = 4. Są to wartości na tyle duże, że nawet umiarkowana długość połączenia staje się istotna. Jeśli sam kondensator wnosi już około 3 do 3,5 nH indukcyjności montażowej, to dodanie zauważalnej długości ścieżki może szybko podwoić lub potroić całkowitą indukcyjność widzianą między kondensatorem a obciążeniem.

A co z płaszczyznami? Para płaszczyzn ma indukcyjność rozpływu, którą zwykle wyraża się jako indukcyjność „na kwadrat”. To użyteczny sposób myślenia o parze płaszczyzn, ponieważ całkowita indukcyjność zależy od stosunku długości do szerokości obszaru rozpływu prądu oraz od odstępu między płaszczyznami. Dla blisko rozmieszczonych płaszczyzn typowe wartości mogą wynosić rzędu 100 pH/kwadrat.

Ścieżka prądowa między kondensatorem odsprzęgającym a układem scalonym w obudowie BGA. Indukcyjność wzdłuż tej ścieżki jest nazywana indukcyjnością rozpływu.

Niektóre wartości indukcyjności rozpływu i pojemności płaszczyzn (typowe FR4 Dk) są podane przez AMD w poniższej tabeli. Zwróć uwagę, że wartość 130 pH/kwadrat dla odstępu między płaszczyznami równego 4 mil jest bardzo zbliżona do przybliżonej wartości podanej przez Bogatina (32 pH/kwadrat/mil, czyli 128 pH/kwadrat dla dielektryka o grubości 4 mil).

Pomijając na chwilę indukcyjność rozpływu, w dużych BGA i tak trzeba stosować płaszczyzny, ponieważ jest to najefektywniejszy sposób uzyskania dostępu do dużej liczby pinów zasilania i masy wewnątrz obudowy. Co najmniej potrzebne są duże pola miedzi przypominające płaszczyzny. Obie opcje zapewniają znacznie niższą indukcyjność niż połączenie ścieżką, co pokażemy poniżej.

Przykład: połączenie przez płaszczyznę a połączenie ścieżką

Daje nam to dwie sytuacje do porównania: prowadzenie ścieżki do pinów PWR/GND w elemencie z wyprowadzeniami oraz połączenie przez płaszczyznę do BGA. Gdy kondensator zostanie podłączony do blisko rozmieszczonej pary płaszczyzn zasilania i masy, problem rozmieszczenia się zmienia, ponieważ to płaszczyzny przenoszą prąd między kondensatorem a komponentem. W takim przypadku dominującą indukcyjnością rozproszoną nie jest już długa prowadzona ścieżka, lecz indukcyjność rozpływu w parze płaszczyzn.

W tej skali nawet dość duży obszar płytki może wnosić mniejszą indukcyjność niż znacznie krótsza trasa ścieżki. Proste porównanie dobrze to pokazuje. Załóżmy, że kondensator znajduje się 5 cali od obciążenia:

• Jeśli połączenie jest wykonane szeroką ścieżką o indukcyjności zaledwie 5 nH/cal, sama indukcyjność połączenia wynosi 25 nH
• Po dodaniu około 3 nH indukcyjności montażowej otrzymujemy łącznie około 28 nH

Teraz weźmy ten sam odstęp 5 cali i załóżmy, że prąd płynie przez obszar płaszczyzn zasilania i masy o wymiarach 5 cali na 2 cale, czyli 2,5 kwadratu:

• Przy 100 pH/kwadrat indukcyjność rozpływu wynosi około 250 pH, czyli 0,25 nH
• Po dodaniu tych samych 3 nH indukcyjności montażowej otrzymujemy łącznie około 3,25 nH

Odległość fizyczna jest w obu przypadkach identyczna, ale metoda połączenia zmienia całkowitą indukcyjność niemal o rząd wielkości.

To właśnie jest kontekst mniej znanego wyniku z pracy Hubinga. Jeśli kondensator ma około 3 nH indukcyjności montażowej, a ścieżka przez płaszczyzny dodaje tylko ułamek nanohenra, to przesuwanie kondensatora po płytce może nie zmieniać znacząco całkowitej indukcyjności ścieżki. W takich warunkach dokładna lokalizacja kondensatora jest mniej krytyczna, niż sugeruje wiele not aplikacyjnych czy wytycznych.

Zalecenia dotyczące rozmieszczenia zależą od metody połączenia

Podsumowując, najlepsza lokalizacja kondensatora odsprzęgającego to taka, która minimalizuje indukcyjność (ścieżki + montażową). Indukcyjność montażowa (ESL + pady/przelotki) jest niezależna od lokalizacji, podczas gdy indukcyjność ścieżki może silnie od niej zależeć. Z powyższego porównania indukcyjności ścieżki i indukcyjności rozpływu powinno jasno wynikać, że długość ścieżki zwiększa indukcyjność w znacznie większym stopniu niż prowadzenie połączenia płaszczyznami lub szerokimi szynami.

W płytkach wielowarstwowych z ciasno sprzężonymi płaszczyznami zasilania i masy niska indukcyjność rozpływu może sprawić, że lokalizacja kondensatora stanie się znacznie mniej krytyczna, szczególnie pod BGA, gdzie dostęp przez płaszczyzny jest naturalnym sposobem realizacji. W przypadku QFN, QFP i podobnych obudów z wyprowadzeniami projektant może często podłączyć kondensator bezpośrednio między pobliskimi pinami VDD i VSS za pomocą krótkich ścieżek.

Niezależnie od tego, czy chcesz tworzyć niezawodną elektronikę zasilania, czy zaawansowane systemy cyfrowe, skorzystaj z kompletnego zestawu funkcji projektowania PCB i światowej klasy narzędzi CAD od Altium. Altium oferuje wiodącą na świecie platformę do rozwoju produktów elektronicznych, wyposażoną w najlepsze w branży narzędzia do projektowania PCB oraz funkcje współpracy międzydyscyplinarnej dla zaawansowanych zespołów projektowych. Skontaktuj się z ekspertem Altium już dziś!

Często zadawane pytania

Czy umieszczenie kondensatora odsprzęgającego zawsze musi być jak najbliżej pinu zasilania?

Nie, ale zależy to od obudowy komponentu. Ta zasada jest przydatna w niektórych układach, ale nie ma jednakowego zastosowania do każdej struktury PDN. Zależy to od ścieżki indukcyjnej między kondensatorem a obciążeniem.

Dlaczego układy BGA zwykle wymagają połączeń z płaszczyznami dla kondensatorów odsprzęgających?

Wynika to z faktu, że piny zasilania i masy są ukryte pod obudową, często w pobliżu jej środka. Bezpośrednie połączenia ścieżkami z pobliskich kondensatorów do tych pinów nie są możliwe, dlatego standardową metodą połączenia stają się płaszczyzny i przelotki. Inną metodą jest umieszczenie kondensatorów odsprzęgających po spodniej stronie obszaru BGA i połączenie ich z pinami za pomocą via-in-pad.

Czym jest indukcyjność ścieżki w połączeniu kondensatora odsprzęgającego?

Indukcyjność ścieżki to całkowita indukcyjność pomiędzy kondensatorem a obciążeniem. W artykule zdefiniowano ją jako sumę ESL kondensatora, indukcyjności montażowej oraz indukcyjności połączeń wynikającej ze ścieżek lub płaszczyzn.

Jak blisko rozmieszczone płaszczyzny wpływają na impedancję PDN?

Blisko rozmieszczone płaszczyzny zasilania i masy zmniejszają indukcyjność rozproszenia, dzięki czemu lokalizacja kondensatora może być znacznie mniej krytyczna. Blisko rozmieszczone płaszczyzny zasilania i masy tworzą również efektywny kondensator o niskiej indukcyjności, który może dostarczać zasilanie do dużych układów scalonych przy wysokich częstotliwościach.