5 mitów na temat integralności zasilania: wydanie AC

Jeśli wydawało Ci się, że integralność sygnałowa i EMI są pełne mitów, to poczekaj, aż zetkniesz się z integralnością zasilania. W energoelektronice i projektowaniu PCB integralność zasilania występuje w dwóch odmianach: o integralności zasilania DC pisaliśmy już wcześniej na blogu, a teraz czas przyjrzeć się pięciu największym mitom dotyczącym integralności zasilania AC. Przejdźmy od razu do rzeczy!

Mit 1: Każdy zasilacz będzie odpowiedni

W wielu dyskusjach o integralności zasilania całkowicie pomija się rolę regulatora zasilania i zakłada, że jest on teoretycznie idealny. W rzeczywistości producenci półprzewodników dostarczają komponenty do szybkich systemów cyfrowych wraz z regulatorami zasilania zaprojektowanymi specjalnie do dostarczania energii przy wysokich prędkościach. Typowe moduły regulatorów napięcia dla szybkich szyn zasilania cyfrowego mają trzy ważne cechy:

• Są to wielofazowe przetwornice buck
• Mają szerokie pasmo pętli regulacji
• Mają niską indukcyjność wyjściową

Powód pierwszego z tych punktów jest taki, że konstrukcje wielofazowe mogą pracować z wyższą efektywną częstotliwością przełączania przy niskim współczynniku wypełnienia dla każdej fazy, co zmniejsza szum przełączania na wyjściu. Opisałem ten ważny aspekt w innym wpisie na blogu.

Jednak w przypadku szybkich projektów cyfrowych ważniejszy jest drugi punkt, ponieważ określa on, jak szybko regulator może reagować na stany przejściowe na wyjściu i tym samym utrzymywać stabilne napięcie wyjściowe. Konsekwencją drugiego punktu jest to, że regulator ma niską impedancję wyjściową, a impedancja ta musi pozostać niska aż do bardzo wysokich częstotliwości. Łącznie czynniki te zapewniają, że regulator oraz struktura PDN (z jej dyskretnymi kondensatorami i pojemnością płaszczyzn) mogą tłumić tętnienia na szynie zasilania, gdy szybkie wejścia/wyjścia cyfrowe zaczynają się przełączać.

Mit 2: Pojedyncza warstwa zasilania jest wystarczająca

W niektórych projektach można sobie pozwolić na pojedynczą warstwę zasilania, nawet jeśli jest ona podzielona na wiele szyn. W przypadku mniejszych procesorów cyfrowych, które mogą mieć mniej niż 1000 kulek w obudowie BGA, nadal wymagane będzie wiele napięć zasilających. Jednak warstwę zasilania można podzielić na duże szyny, aby dostarczyć do procesora całą wymaganą moc. Przykład pokazujący możliwą liczbę i różnorodność szyn zasilania na pojedynczej warstwie zasilającej duże BGA przedstawiono poniżej.

Jeśli spróbujesz umieścić zbyt wiele szyn zasilania na jednej warstwie, szyny te mogą ostatecznie przenosić zbyt duży prąd. W takiej sytuacji może być potrzebna dodatkowa warstwa zasilania dla szyn dużoprądowych.

Wraz ze wzrostem rozmiaru procesorów i koniecznością obsługi większej liczby wejść/wyjść przy wyższych prędkościach może być potrzebnych wiele warstw płaszczyzn zasilania, a każda z nich musi mieć własną płaszczyznę masy. Jest to konieczne, aby zapewnić wystarczającą pojemność płaszczyzn i utrzymać impedancję PDN poniżej odpowiedniego poziomu docelowego. Impedancje PDN poniżej 1 mΩ aż do zakresu od 100 MHz do 1 GHz są standardem w przypadku dużych procesorów cyfrowych. Przykładami takich procesorów są duże CPU oraz duże FPGA mające ponad 1000 wyprowadzeń.

Mit 3: Dielektryki o niskim Dk są dobre dla integralności zasilania

Szybkie projekty cyfrowe często wykorzystują zaawansowane materiały FR4 o wartościach Dk między 3 a 4. Materiały te mają również zwykle niską dyspersję i w połączeniu z niską wartością Dk są korzystne dla integralności sygnałowej w kanałach o dużej przepustowości. Jednak dielektryki o niskim Dk nie zawsze są najlepszym wyborem dla integralności zasilania.

Nie chodzi o to, że materiały o niskim Dk są „złe” dla integralności zasilania, lecz o to, że wyższa wartość Dk w parze płaszczyzn zasilanie–masa może być lepszym rozwiązaniem. Wynika to z faktu, że dielektryki o wyższym Dk zapewniają większą pojemność płaszczyzn przy danej grubości. Dlatego właśnie w niektórych przypadkach stos warstw wykorzystuje specjalistyczny materiał znany jako embedded capacitance material (ECM). Materiały te zwykle mają trzy istotne właściwości:

• Bardzo małą grubość warstw
• Bardzo wysoką wartość Dk
• Wyższą wartość Df niż zaawansowane materiały FR4

Wyższa wartość Df pomaga tłumić stany przejściowe przy wysokich częstotliwościach, natomiast wysoka wartość Dk i mała grubość warstwy pomagają zapewnić bardzo dużą pojemność płaszczyzn sięgającą zakresu GHz. Powyżej tych częstotliwości dominować zacznie impedancja PDN wewnątrz obudowy procesora i to ona określi integralność zasilania widoczną na bumpach układu.

• Dowiedz się więcej o ECM w tym artykule

Dane pokazujące spadek impedancji PDN, gdy w stackupie PCB zastosowano cieńszy ECM. Bardzo wyraźnie widać, że zachowanie rezonansowe w pobliżu 1 GHz zostało znacznie ograniczone dzięki użyciu cieńszego materiału ECM. [Źródło: DuPont]

Mit 4: Trzy wartości kondensatorów

Najczęściej spotykana wskazówka dotycząca doboru kondensatorów odsprzęgających/bypass mówi, aby stosować trzy wartości kondensatorów oddalone od siebie o dekadę, tj. 10 µF, 1 µF i 100 nF. Może to być wystarczające dla ASIC-ów, ale szybko przestaje się sprawdzać w przypadku dużych procesorów cyfrowych wymagających niskiej impedancji PDN bez pików rezonansowych. Dzieje się tak dlatego, że rezonanse mogą z łatwością przekroczyć docelową wartość impedancji, powodując silne stany przejściowe przy tych częstotliwościach, które zakłócają dostarczanie zasilania.

Poniższa ilustracja z przełomowego artykułu w Signal Integrity Journal autorstwa Erica Bogatina, Steve’a Sandlera i Larry’ego Smitha pokazuje, dlaczego taki dobór kondensatorów może nie być optymalny dla dużych procesorów cyfrowych wymagających zasilania o szerokim paśmie.

Impedancja PDN dla wielu wartości MLCC. [Źródło: Signal Integrity Journal]

Dodanie większej liczby kondensatorów obniży krzywą impedancji PDN, ale może być potrzebna ich bardzo duża liczba, aby zredukować piki impedancji PDN poniżej wartości docelowej. Lepszym podejściem jest większe rozproszenie wartości kondensatorów poza trzy wartości podawane w klasycznych wytycznych projektowych. Może to wygładzić piki impedancji PDN, co z kolei pozwala zmniejszyć łączną liczbę kondensatorów potrzebnych do utrzymania krzywej impedancji poniżej wartości docelowej.

Mit 5: Kondensatory muszą zawsze znajdować się blisko pinów VDD/GND

W przypadku mniejszych procesorów w obudowach quad oraz ASIC-ów to stwierdzenie jest rzeczywiście prawdziwe, szczególnie gdy zasilanie nie jest dostarczane przez parę płaszczyzn zasilanie/masa. Jednak w większych procesorach cyfrowych w obudowach BGA, które wymagają par płaszczyzn zasilanie–masa, aby doprowadzić zasilanie do pinów w wewnętrznym obszarze obudowy, nie jest możliwe umieszczenie wszystkich kondensatorów blisko pinów zasilania i masy.

Gdy w projekcie z BGA stosowane są pary płaszczyzn zasilanie–masa, indukcyjność ścieżki przez płaszczyznę jest znacznie niższa niż indukcyjność jakiegokolwiek połączenia prowadzonego ścieżkami i przelotkami. Para płaszczyzn zasilanie/masa zachowuje się jak rozproszona struktura o niskiej indukcyjności, zwykle w zakresie od 0,1 do 0,5 nH, podczas gdy kombinacja krótkiej ścieżki i przelotki wprowadza od 1 do 2 nH, a dłuższe ścieżki z wieloma przelotkami mogą osiągać od 5 do 10 nH lub więcej.

Poniższa tabela przedstawia przykładowe wartości indukcyjności dla różnych typów połączeń, aby zilustrować, dlaczego prowadzenie połączeń z użyciem płaszczyzn zmienia ograniczenia dotyczące rozmieszczenia.

Ponieważ para płaszczyzn utrzymuje niską indukcyjność połączenia niezależnie od odległości bocznej między kondensatorem odsprzęgającym a pinami procesora, kondensatory umieszczone kilka milimetrów od pola BGA nadal mogą skutecznie dostarczać ładunek podczas stanów przejściowych. Kluczowym ograniczeniem nie jest bezwzględna bliskość, lecz indukcyjność ścieżki prądowej, a dostarczanie zasilania przez płaszczyzny utrzymuje tę indukcyjność znacznie poniżej poziomu osiągalnego dla połączeń prowadzonych ścieżkami.

Niezależnie od tego, czy tworzysz niezawodną energoelektronikę, czy zaawansowane systemy cyfrowe, skorzystaj z kompletnego zestawu funkcji projektowania PCB i światowej klasy narzędzi CAD od Altium. Altium oferuje wiodącą na świecie platformę do rozwoju produktów elektronicznych, obejmującą najlepsze w branży narzędzia do projektowania PCB oraz funkcje współpracy międzydyscyplinarnej dla zaawansowanych zespołów projektowych. Skontaktuj się jeszcze dziś z ekspertem Altium!