Sollten Sie Signale innerhalb Ihrer PCB-Versorgungsfläche routen?

Zachariah Peterson
|  Erstellt: August 5, 2021  |  Aktualisiert am: Juli 12, 2023
Routing in PCB-Versorgungsflächen

Ich bekomme oft Fragen von Designern zu Themen wie etwa Signalintegrität oder Stromversorgungsintegrität. Eine der jüngsten Fragen hat mich dazu gezwungen, (wieder einmal!) über einige grundlegende Routing-Praktiken in der Nähe von Lagen und Kupferflächen nachzudenken.Hier ist die (paraphrasierte) Frage, die ich kürzlich auf LinkedIn erhalten habe:

Ich frage mich, wie Sie das Kombinieren von Signal/Strom auf derselben Lage in einem PCB-Lagenaufbau sehen.Ist es in Ordnung, Signalleiterbahnen auf derselben Lage zu routen wie die Versorgungsflächen?Ich habe einige Lagenaufbau-Richtlinien gesehen, die darauf hindeuten, dass das in Ordnung ist, aber niemand gibt solide Ratschläge hierzu.

Wieder einmal haben wir hier ein großartiges Beispiel für eine etablierte Designrichtlinie ohne ausreichenden Kontext. Die kurze Antwort auf diese Frage lautet „Ja“, in bestimmten Fällen ist dies in Ordnung.Es ist durchaus eine gängige Praxis, die auch wir bei Kundenleiterplatten anwenden. Damit es allerdings nicht etwa zu Gleichstrom-Leistungsverlusten, Widerstands- oder EMV-Problemen kommt, muss der Lagenaufbau korrekt entworfen werden; auch sollte man sich Gedanken darüber gemacht haben, wie man das Design angemessen routet. Beim Routing von Signalen auf einer Versorgungsfläche oder beim Routing von Stromschienen auf einer Signallage, gibt es jedoch mehrere Aspekte zu berücksichtigen. Schwierigkeiten ergeben sich hier vor allem aus Überlegungen zur Leistungsintegrität, Impedanzkontrolle und Gleichstromverteilung in der Leiterplatte.

So routen Sie Signale innerhalb einer PCB-Versorgungsfläche

Bevor Sie damit beginnen, die Versorgungsfläche Ihrer Leiterplatte mit Leiterbahnen zu durchziehen, sollten Sie sich über Ihre Designanforderungen in den folgenden Bereichen Gedanken machen:

  • Stromkapazität der Versorgungsfläche
  • Signale mit geringer und hoher Geschwindigkeit sowie Widerstand
  • Rückwege, wenn die Lage als Referenzlage verwendet wird

Sehen wir uns jeden dieser Bereiche einmal genauer an.

Stromkapazität der Versorgungsfläche

Wenn Sie eine Versorgungsfläche designen, weist diese zumeist eine spezifische Strombelastbarkeit auf. Die Belastbarkeit hängt dabei von den Abmessungen des Kupfers ab, aus dem die Kupferlage selbst besteht. Sollten Sie durch eine Hochleistungs-Versorgungsfläche routen, zerlegen Sie die Fläche am besten in Teilbereiche; so hat jeder Bereich dann eine geringere Stromkapazität als die Kupferlage in ihrer Gesamtheit. Wenn die Form Ihrer Versorgungsfläche außerdem sehr komplex ist, entsteht möglicherweise ein Trichter mit hoher Stromdichte, der ziemlich heiß werden kann. Sie können solche Effekte vorab in einer PDN-Analyzer-Simulation visualisieren (ein Beispiel dafür finden Sie in diesem Artikel).

Routing in PCB-Versorgungsflächen
Dieser Bereich in einer Hochstrom-Versorgungsfläche kann wie ein Engpass mit geringerer Stromkapazität fungieren.

Eine Lösung, um das Routing in einer Versorgungsfläche auszugleichen, ist die Verwendung einer weiteren Versorgungsfläche auf einer benachbarten Lage, die parallel läuft. Bei dieser Anordnung teilen Sie den Strom im Wesentlichen auf zwei parallele Lagen auf. Das wiederum sorgt dafür, dass Sie die Stromkapazität auf keinem der Lagenbereiche überschreiten. Bei den meisten Geräten mit geringem Stromverbrauch müssen Sie sich darüber normalerweise keine Sorgen machen. Wenn Sie jedoch ein Hochleistungssystem vorliegen haben, müssen Sie es wahrscheinlich tun; denn das System muss genug Leistung liefern, ohne gleichzeitig zu heiß zu werden. Ein gängiges Beispiel hierfür sind Backplanes (3U/6U) oder andere Rackmount-Einheiten.

Leiterbahnwiderstand

Wenn Sie keine impedanzkontrollierten Leitungen durch Kupferflächen auf Ihrer Versorgungsfläche verlegen, müssen Sie sich darüber wiederum nicht allzu viele Gedanken machen. Asymmetrische Digitalprotokolle – wie etwa SPI und I2C sowie GPIOs – können ohne Bedenken bezüglich des Widerstands durch Kupferflächen geroutet werden, denn sie haben keine Impedanzspezifikation. Dennoch sollten Sie aber die anderen Richtlinien in dieser Liste befolgen (wo anwendbar). Bei Hochgeschwindigkeitsprotokollen – bei denen der Widerstand eine wichtige Rolle spielt – müssen Sie hingegen sicherstellen, dass Sie um diese Leiterbahnen herum genügend Abstand zur Kupferfläche haben, damit die Widerstandsvorgaben nicht verletzt werden. Wenn Ihre Versorgungsfläche den Leiterbahnen zu nahe kommt, müssen Sie eine koplanare Berechnung in Ihrem Lagenaufbau verwenden, um sicherzustellen, dass Sie die Widerstandstoleranzen nicht verletzen.

Routing in PCB-Versorgungsflächen
In diesem Beispiel habe ich die Versorgungsfläche geleert, da es einfacher ist, in dieser Lage Platz für das Leiterbahn-Routing zu schaffen. Beachten Sie, dass ich auch Kupfer aus dem großen zentralen Bereich weggelassen habe, da es aufgrund der Abstandsregeln in dieser Leiterplatte keine nützliche Funktion erfüllt.

Wenn Sie eine Lage mit großen Abständen unterteilen, besteht die Gefahr, dass Sie das Kupfer am Ende in zu viele Teilbereiche aufsplitten. Wenn Sie zu viele Leiterbahnen routen, bleiben viele Kupferreste im Layout zurück, die in kleine Teilbereiche zerlegt sind. Bei einer Leiterplatte mit einer geringen Lagenzahl, die zudem eine Impedanzkontrolle erfordert, haben Sie vielleicht keine weitere Versorgungsfläche, die Sie verwenden können, um all diese Teilbereiche wieder zusammenzufügen. Wenn Sie feststellen, dass Sie viele Leiterbahnen durch eine Versorgungsfläche routen müssen, ist es also vielleicht besser, wenn Sie zwei weitere Lagen hinzufügen – Versorgung und Masse.

Rückwege und Routing über geteilte Versorgungsflächen

Wie in jeder anderen Situation sollten Sie auch hier beim Routing darauf achten, dass Sie einen gut definierten Rückweg für Signale in Ihrer Leiterplatte vorliegen haben, vor allem beim Routing in einer Versorgungsfläche. Hierbei kommt es vor allem dann zu Problemen, wenn Sie in eine benachbarte Lage routen. Denn wenn Sie in derselben Lage wie Ihr Versorgungsbereich routen, schaffen Sie Lücken in einer Referenzlage. Für Versorgungsbereiche ist das prinzipiell in Ordnung, es sei denn, Sie verwenden den Versorgungsbereich als Referenz für Signale in einer anderen Lage. Wenn Sie dann zufällig über eine dieser Lücken routen, entsteht ein Bereich mit höherer parasitärer Induktivität; dieser kann dann mehr EMI durch Crosstalk oder externe Quellen empfangen.

Routing in PCB-Versorgungsflächen

Bei Protokollen mit geringerer Geschwindigkeit und Ausbreitung zwischen zwei Kupferlagen, kommen Sie wahrscheinlich mit einem Routing über eine geteilte Stromversorgungsebene aus – solange die Kupferlage in der anderen Lage einheitlich ist. Die Impedanzdiskontinuität, die Sie damit erzeugen, wird elektrisch betrachtet kurz sein. Sie müssen sich also keine Sorgen über Reflexionen machen. Zudem trägt das Vorhandensein der Fläche auf der anderen Lage dazu bei, dass es trotz höherer Induktivität in dem Bereich mit der geteilten Fläche dennoch einen gut definierten Rückweg gibt. Bei Signalen mit höherer Geschwindigkeit ist das um einiges wichtiger. Hier sind Sie wahrscheinlich besser damit beraten, eine neue Lage hinzuzufügen, um Platz für diese Signale zu schaffen, anstatt eine Versorgungsfläche zu unterteilen.

Bei Protokollen für höhere Geschwindigkeiten hingegen, ist es problematisch eine Streifenleitung über diese Art von Spaltung in einer Kupferlage hinweg zu routen – was auch schon andere Autoren bereits festgestellt haben. Nehmen wir zum Beispiel an, wir routen eine Streifenleitung zwischen einer Versorgungsfläche und einer Massefläche, wobei die Massefläche dabei aufgrund des Routings in der Versorgungsfläche eine Spaltung aufweist. Dies würde dann ungefähr wie im folgenden Modell aussehen.

Geteilte Versorgungsfläche in PCB

Hier habe ich ein sehr einfaches Modell erstellt, das in einer Signalintegritätssimulation verwendet werden kann. Die Signale gehen von Pads auf der obersten Lage aus, die mit einem Kupferguss geflutet ist (L1). Es gibt hier zwei Spaltungen in einer Versorgungsfläche (L2), die für das Routing von Signalen verwendet werden können. Auf der nächsten benachbarten Signallage (L3) haben wir zwei Gruppen von Streifenleitungen mit definiertem Widerstand (50 Ohm asymmetrisch, 100 Ohm Differenzialpaar). Diese Signale werden über eine Massefläche auf L4 geroutet. Alle Dielektrika sind 10 mil dick, mit Dk = 4/Df = 0,02. Die Signal-Vias wurden mit stitching Vias versehen, um in jeder Konfiguration eine angepasste Eingangsimpedanz für die Streifenleitungen zu bieten.

In diesem Simulationsmodell werden die Leiterbahnen über Spaltungen in der Versorgungsfläche geroutet; eine Spaltung (linke Seite) ist mit 200 mil schmal und die andere (rechte Seite) ist mit 400 mil etwas breiter. Wie wirkt sich das auf den Widerstand und die Reflexionen aus, wenn man bedenkt, dass L4 eine Massefläche hat?

Erstens gibt es in jedem Lückenbereich eine Impedanzdiskontinuität. Der asymmetrische Kanal hat einen Wellenwiderstand von 58,1 Ohm im Lückenbereich, während der Differenzialkanal einen Differenzial-Wellenwiderstand von 106,2 Ohm aufweist. Dieser Unterschied sollte nicht überraschen, da der Widerstand von Differenzialkanälen durch den Abstand zwischen den beiden Leiterbahnen im Paar definiert ist.

Es gibt zwar eine klare Diskrepanz, aber die nächste Frage ist, ob dies in jedem Kanal eine Rolle spielt oder nicht. Das können wir feststellen, indem wir uns die S-Parameter und den Widerstand im Lückenbereich ansehen. Wir würden erwarten, dass die Lücke bei niedrigen Frequenzen unsichtbar erscheint und keinen großen Einfluss auf den Widerstand hat. Bei höheren Frequenzen hingegen würden wir erwarten, dass die Lücke zu einer merklichen Änderung der Rückflussdämpfung führt. Die folgenden Diagramme zeigen Simbeor-Simulationsergebnisse, die die Rückflussdämpfung (S11) für die Kanäle veranschaulichen, welche über die 200-mil-Lücke geroutet werden.

Geteilte Versorgungsfläche in PCB

Wenn Sie über die 200-mm-Lücke routen, sind die Ergebnisse nicht allzu schlecht. Obwohl wir normalerweise eine Rückflussdämpfung von nur -30 dB oder weniger sehen, sind wir bei höheren Frequenzen oft bereit, auch Werte unter -10 dB zu akzeptieren. Sowohl der asymmetrische als auch der Differenzialkanal erfüllt diese Kriterien bis etwa 20–25 GHz.

Jetzt können wir dies mit dem Fall des Routings über die 400-mil-Lücke vergleichen, wie weiter unten gezeigt.

Geteilte Versorgungsfläche in PCB

Die bisherigen Ergebnisse sind bereits wenig wünschenswert. Die Ergebnisse bei der 400-mil-Lücke fallen erwartungsgemäß noch etwas schlechter aus. Wir sehen hier, dass sich das Rückflussdämpfungsspektrum sowohl für den Differenzial- als auch für den asymmetrischen Kanal – welche beide über die 400-Millimeter-Lücke geführt werden – der akzeptablen Grenze nähert. Bei diesen Kanälen können wir schätzen, dass die Lücke je nach Frequenz etwa 20–25 dB an Rückflussdämpfung hinzufügt – wenn wir von einem Basiswert S11 von -35–40 dB ausgehen.

Was passiert, wenn wir Leiterbahnen in diesen Lücken in der Versorgungsfläche routen? Es sollte klar sein, dass es dann zu einem gewissen Crosstalk von der Leiterbahnen in der darüber liegenden Lage kommen wird. Unterdessen bestimmt das Vorhandensein der Versorgungsfläche und der Massefläche gemeinsam die Impedanz. Crosstalk und Reflexionen würden gleichzeitig auftreten, und beide sind bei höheren Bandbreiten stärker ausgeprägt.Dies unterstützt die oben genannten Punkte bezüglich der Anstiegszeit. Streifenleitungen, die langsamere Signale transportieren, können also problemlos über die Lücke in einer Versorgungsfläche geroutet werden. Bei schnelleren Signalen jedoch überschneidet sich ihre Bandbreite mit der Abnahme im Rückflussdämpfungsspektrum; der Kanal ist dann möglicherweise nicht mehr funktionsfähig.

Zusammenfassung

Zusammenfassend: Wenn Sie mit langsameren digitalen Signalen arbeiten, die keine Impedanzkontrolle erfordern, würde ich mir über das Routing von Leiterbahnen in der Versorgungskupferfläche keine allzu großen Gedanken machen. Achten Sie hier einfach auf den Strompfad auf der Versorgungsfläche und versuchen Sie die Versorgungsfläche nicht in kleine Inseln zu unterteilen. In anderen Fällen sollten Sie eine zusätzliche Lage verwenden und über diese routen. Außerdem sollten Sie bei Bedarf die Widerstandsanforderungen beachten: Koplanares Kupfer in der Versorgungsfläche, das zu nahe an Streifenleitungen oder Mikrostreifen platziert wird, führt zu einer Impedanzabweichung – genau wie in dem Beispiel, das ich mit koplanaren Mikrostreifen hier gezeigt habe.

Was ist mit Signalen, die nahe an der Versorgungsfläche liegen? Bei Signalen mit mäßiger Geschwindigkeit müssen Sie hier sicherstellen, dass sich eine weitere Referenzlage in der Nähe befindet. Vermeiden Sie es zudem über Lücken in der Versorgungsfläche zu routen. Bei sehr schnellen Signalen wird schnell klar, dass selbst bei einer benachbarten Massefläche (Streifenleitungs-Konfiguration) eine Impedanzdiskontinuität entsteht. Wenn Ihre Lücke in der Versorgungsfläche also größer ist, wird die Impedanzabweichung bei niedrigeren Frequenzen bemerkbar und es entstehen mehr Reflexionen.

Der Lagenaufbau-Manager in Altium Designer® kann Ihnen dabei helfen, Signal- und Kupferlagen in Ihrer Leiterplatte zu bestimmen sowie Impedanzprofile für die Verwendung beim Routing zu definieren. Wenn Sie Ihr Design fertiggestellt haben und nun die Dateien für Ihren Hersteller freigeben möchten, können Sie dies ganz einfach mittels der Altium-365-Plattform tun. Die Plattform ermöglicht dabei nicht nur das problemlose Teilen von Daten und Projekten, sondern erleichtert auch die Zusammenarbeit Ihrer Teams.

Wir haben nur an der Oberfläche dessen gekratzt, was mit Altium Designer auf Altium 365 möglich ist. Starten Sie noch heute Ihre kostenlose Testversion von Altium Designer und Altium 365.

Über den Autor / über die Autorin

Über den Autor / über die Autorin

Zachariah Peterson verfügt über einen umfassenden technischen Hintergrund in Wissenschaft und Industrie. Vor seiner Tätigkeit in der Leiterplattenindustrie unterrichtete er an der Portland State University. Er leitete seinen Physik M.S. Forschung zu chemisorptiven Gassensoren und sein Ph.D. Forschung zu Theorie und Stabilität von Zufallslasern. Sein Hintergrund in der wissenschaftlichen Forschung umfasst Themen wie Nanopartikellaser, elektronische und optoelektronische Halbleiterbauelemente, Umweltsysteme und Finanzanalysen. Seine Arbeiten wurden in mehreren Fachzeitschriften und Konferenzberichten veröffentlicht und er hat Hunderte von technischen Blogs zum Thema PCB-Design für eine Reihe von Unternehmen verfasst. Zachariah arbeitet mit anderen Unternehmen der Leiterplattenindustrie zusammen und bietet Design- und Forschungsdienstleistungen an. Er ist Mitglied der IEEE Photonics Society und der American Physical Society.

Ähnliche Resourcen

Verwandte technische Dokumentation

Zur Startseite
Thank you, you are now subscribed to updates.