PCBパワープレーンに信号を配線する必要性は？

私はよく設計者からシグナルインテグリティーやパワーインテグリティーなどに関して質問を受けるのですが、最近聞かれたこの質問のおかげで、プレーンと銅箔の基本的な配線方法について改めて考えるようになりました。LinkedInで最近聞かれた質問は、大まかには次のとおりです。

PCBスタックアップの同じレイヤー上で信号と電源が混在することについて、どうお考えですか？信号トレースをパワープレーンと同じレイヤーに配線しても問題ありませんか？問題ないと説明しているスタックアップのガイドラインはいくつか見たことがありますが、確実なアドバイスをいただけませんか。

今回もまた、長年にわたる設計ガイドラインが十分なコンテキストに基づいていない例が示されました。この質問に簡単に答えるなら、回答は「問題ありません」です。特定の状況においては大丈夫です。これはとても一般的な方法で、顧客の基板でもそうしていますが、インピーダンスやEMCの問題、DC電源の損失がこれらの製品で発生したことはありません。というのも、スタックアップは正確に設計されており、適切な配線が行えるよう考慮されているからです。ただし、電源レイヤーで信号を配線する場合や、信号層でパワーレールを配線する場合は、複数の点を考慮する必要があります。ここで難しいのは、パワーインテグリティ、コントロールされたインピーダンス、および基板内のDC電源分配について考慮しなければならない点です。

PCBパワープレーン層で信号を配線する方法

PCBのパワープレーン層をトレースで分割し始める前に、次の点における設計要件について考える必要があります。

• パワープレーンの電流容量
• 低速信号対高速信号およびインピーダンス
• プレーンがリファレンス層として使用されている場合のリターンパス

これらの点についてそれぞれ詳しく見ていきましょう。

パワープレーンの電流容量

パワープレーンを設計するときは常に、プレーン層を構成する銅箔の寸法線に関連する定義された通電容量が必要になります。高電力のパワープレーンを介して配線を開始すると、プレーンをセクションに分割することになり、各セクションの電流容量は均一なプレーン層よりも低くなります。さらに、電源レイヤーの形状が非常に複雑な場合、電流密度の高い部分が作られることになり、かなり熱くなる可能性があります。PDN Analyzerによるシミュレーションでは、こうした状況を視覚化できます（例については、この記事を参照してください）。

電源レイヤーの配線を補う解決策の1つは、並列で動作する隣接レイヤー上で別のパワープレーンを使用することです。この配置では、実質的には2つの並列のプレーンに電流を分割することになるため、1つのプレーンセクションで電流容量を超えないようにすることができます。ほとんどの低電力デバイスでは、通常、この点について心配する必要はありません。ただし高電力なシステムの場合は、十分な電力を供給してもシステムが熱くなりすぎないよう、このようにしなければなりません。一般的な例としては、バックプレーン（3U/6U）またはその他のラックマウントユニットで行われるものが挙げられます。

トレースインピーダンス

電源レイヤーに銅箔を介してコントロールされたインピーダンスの線を配線していない場合は、これについてあまり心配する必要はありません。SPIやI2C、GPIOのようなシングルエンドのデジタルプロトコルは、インピーダンスの仕様がないため、インピーダンスを気にすることなく銅箔を介して配線することができますが、それでもこのリストの他のガイドライン（該当する場合）に従う必要があります。インピーダンスが重要となる高速プロトコルは別の問題であり、目標インピーダンスを違反しないように、これらのトレースの周囲に十分な銅箔のクリアランスを確保してください。電源がトレースに近すぎる場合は、レイヤースタックアップでコプレーナ計算を使用して、インピーダンスの許容差に違反しないようにする必要があります。

高いクリアランスを適用してプレーンを切断する場合の危険性は、銅箔を多すぎるセクションに切断してしまうことです。配線するトレースが多すぎると、小さく分割された銅箔がレイアウトの周りに多く残ります。インピーダンスのコントロールも必要となるレイヤー数の少ない基板では、これらすべてのセクションを結合するために使用できる別の電源レイヤーが存在しない場合があります。電源レイヤーを介して多数のトレースを配線する必要がある場合は、さらに2つのレイヤー（電源とGND）を追加する方がよいでしょう。

リターンパスと分割されたパワープレーン上の配線

他の状況における配線の場合と同様、特に電源レイヤーで配線する場合は、PCB内の信号のリターンパスが明確に定義されていることを確認してください。ここで問題となるのは、隣接レイヤーに配線するかどうかです。電源領域と同じレイヤーに配線すると、リファレンスプレーンにギャップを生じさせることになります。電源領域の場合、別のレイヤーの信号のリファレンスとして電源領域を使用しない限り、これは通常問題ありません。また、これらのギャップの1つを配線している場合、より高い寄生インダクタンスを持つ領域が作成され、クロストークや外部ソースからより多くのEMIを受信する可能性があります。

2つのプレーン層間を伝播する低速プロトコルの場合は、もう一方のレイヤーのプレーンが均一である限り、分割された電源プレーン上の配線でおそらく問題を解決できます。また、作成されたインピーダンスの不連続は電気的に短いため、反射について心配する必要はありません。そしてもう一方のレイヤーにプレーンがあることで、プレーンが分割された領域ではインダクタンスが高くなるにもかかわらず、明確なリターンパスが確保されます。高速信号の場合、この点ははるかに重要であり、電源プレーンを分割するよりも、新しいレイヤーを追加してこれらの信号用にスペースを確保した方がよいでしょう。

他の人も指摘しているように、より高速なプロトコルの場合、このように分割されたプレーン層の上にストリップラインを配線する際に問題が生じます。例えば、電源レイヤーとGNDレイヤーの間にストリップラインを配線する際に、GNDレイヤーは電源レイヤーの配線によって分割されているとします。この場合、次のモデルのようになります。

ここでは、シグナルインテグリティーのシミュレーションに使用できるよう、非常に基本的なモデルを作成しました。信号は、GNDポリゴン（L1）で満たされた最上位レイヤーのパッドから始まり、パワープレーン層（L2）には2つの分割があり、信号の配線に使用される可能性があります。隣接する信号層（L3）には、定義されたインピーダンス（50オームのシングルエンド、100オームの差動ペア）を持つストリップラインの2つのグループがあります。これらの信号は、L4のGNDプレーンを介して配線されます。すべての絶縁体は厚さ10milで、Dk = 4/Df = 0.02です。信号ビアには、各構成のストリップラインに合わせた入力インピーダンスを提供するためにスティッチングビアが追加されています。

このシミュレーションモデルから、電源レイヤーの分割をまたがってトレースが配線されます。 1つの分割（左側）は200milで細く、もう1つの分割（右側）は400milで幅広くなっています。L4にGDNプレーンがある場合、これはインピーダンスと反射にどのような影響を与えるでしょうか？

まず、各ギャップの領域にインピーダンスの不連続があります。シングルエンドチャンネルではギャップ領域の特性インピーダンスは58.1オームですが、差動チャンネルでは、差動特性インピーダンスは106.2オームになります。差動チャンネルのインピーダンスは、ペア内の2つのトレース間の間隔によって定義されるため、この違いは驚くべきことではありません。

明らかに不一致がありますが、次の問題は、これが各チャンネルで重要かどうかです。これは、ギャップ領域のSパラメーターとインピーダンスを調べることで判断できます。低周波数ではギャップは目に見えず、インピーダンスに大きな影響は及ぼさないと考えられます。しかし周波数が高くなると、ギャップによってリターンロスに顕著な変化が生じることが予想されます。以下のグラフはSimbeorのシミュレーション結果で、200milのギャップ上に配線されているチャンネルのリターンロス（S11）を示しています。

200milのギャップ上に配線する場合、結果はそれほどひどいものではありません。通常、リターンロスは-30dB以下と低く、どこでも見られますが、より高い周波数では、-10dB未満であれば許容されることがよくあります。シングルエンドチャンネルと差動チャンネルは、どちらも約20～25GHzまでこれらの基準を満たします。

以下に示すのは、400milギャップ上の配線と比較したものです。

上記の結果はすでに望ましいものではありませんでしたが、これは予想通り、少し悪くなっています。400milのギャップ上に配線された差動チャンネルとシングルエンドチャンネルの両方で、リターンロスのスペクトルが許容範囲の限界に近づいていることが依然として分かります。これらのチャンネルでは、-35～40dBのベースラインS11から開始すると仮定すると、周波数にもよりますが、ギャップによって約20～25dBのリターンロスが追加されると推定できます。

電源レイヤーのこれらのギャップにトレースを配線するとどうなるでしょうか？上のレイヤーのトレースから、明らかにクロストークが発生しています。一方、パワープレーンとGNDプレーンがあることで、インピーダンスが決定されます。クロストークと反射の両方が同時に発生し、それぞれの量は、帯域幅が高いほどより顕著になります。これは、立ち上がり時間に関する上記の指摘を裏付けるものです。低速信号を伝送するストリップラインは、電源レイヤーのギャップを越えて配線しても問題はありませんが、高速信号は帯域幅がリターンロススペクトルのディップ点と重なり、チャンネルが機能しなくなる可能性があります。

概要

要約すると、インピーダンスのコントロールを必要としない低速デジタル信号で動作している場合は、電源銅箔内のトレース配線についてあまり心配する必要はありません。パワープレーンの周囲の電流の経路に注意し、電源レイヤーを小さく分割しないようにしてください。他の場合には、レイヤーを追加してそこに配線する必要があります。さらに、必要に応じてインピーダンスの要件にも注意してください。電源レイヤーのコプラナー銅箔をストリップラインやマイクロストリップに近づけすぎると、コプラナーのマイクロストリップを使う場合と同じように、インピーダンスの偏差が生じます。

パワープレーンに隣接する信号はどうでしょうか？中程度の速度の信号の場合は、近くに別のリファレンスプレーンがあることを確認し、電源レイヤーのギャップをまたぐ配線を避ける必要があります。非常に高速な信号であれば、隣接するGNDプレーン（ストリップライン構成）があっても、依然としてインピーダンスの不連続が生じることがすぐに分かります。電源レイヤーのギャップが大きい場合は、インピーダンスの不整合が低周波数で発生し、より多くの反射が発生します。

Altium Designer^®のレイヤー構成マネージャーは、PCBの信号とプレーン層を指定したり、配線で使用するインピーダンスプロファイルを定義するのに役立ちます。設計が完了し、ファイルを製造業者に送る場合、Altium 365^™プラットフォームを使用すると、プロジェクトのコラボレーションおよび共有が簡単です。

ここでは、Altium 365とAltium Designerで何が可能か、その一部を紹介したに過ぎません。今すぐ、Altium Designerの無償評価版を始めてください。