PCB 전원면의 신호는 라우팅해야 할까?

Zachariah Peterson
|  작성 날짜: 팔월 5, 2021  |  업데이트 날짜: 칠월 12, 2023
PCB 전원면 라우팅

필자는 설계자들로부터 신호 무결성과 전원 무결성에 관한 질문을 자주 받는데, 가장 최근에 받은 질문 덕분에 평면과 구리 주입 영역 주변에서 이루어지는 몇몇 기본 라우팅 방식에 대해 다시 한번 생각하게 되었습니다. 최근 LinkedIn에서 받은 질문을 재구성해 보면 다음과 같습니다.

PCB 스택업의 동일한 레이어에 신호/전원을 혼합하는 것에 대한 의견이 궁금합니다. 전원면과 동일한 레이어에서 신호 트레이스를 라우팅해도 괜찮을까요? 그렇게 해도 괜찮다는 스택업 지침은 여러 번 보았지만, 구체적인 조언을 제시하는 사람은 아무도 없습니다.

충분한 맥락이 결여된 오래된 설계 지침의 전형적인 예를 여기에서 다시 한번 볼 수 있습니다. 이 질문에 짧게 대답하자면 '네, 가능합니다'입니다. 특정 상황에서는 그렇게 해도 문제가 되지 않죠. 이는 매우 일반적인 관행으로, 스택업이 적절하게 설계되고 설계를 효과적으로 라우팅하는 방법을 충분히 고민했다면 해당 제품의 임피던스나 EMC 관련 문제, 또는 DC 전력 손실 없이 클라이언트 기판에서 이 작업을 수행할 수 있습니다. 그러나 전원 계층에 신호를 라우팅하거나 신호 레이어에 전원 레일을 라우팅할 때는 몇 가지 요소를 고려해야 합니다. 문제는 기판의 전원 무결성, 제어된 임피던스 및 DC 전원 분배에 대한 고려 사항에서 비롯됩니다.

PCB 전원면 레이어에서 신호를 라우팅하는 방법

트레이스를 사용하여 PCB의 전원면 레이어를 절단하기 전에 다음 영역에서 설계 요구 사항을 고려해야 합니다.

  • 전원면 전류 용량
  • 저속 vs 고속 신호 및 임피던스
  • 평면이 기준 레이어로 사용되는 경우 귀환 경로

각 영역에 대해 좀 더 자세히 살펴보겠습니다.

전원면 전류 용량

전원면을 설계할 때는 항상 평면 레이어를 구성하는 구리의 치수와 관련된 정의된 전류 전달 용량이 있습니다. 고전력 평면을 통해 라우팅을 시작하면 평면을 여러 섹션으로 나누게 되며, 각 섹션은 균일한 평면 레이어보다 전류 용량이 더 낮습니다. 또한 전력 레이어의 형태가 매우 복잡할 경우에는 전류 밀도가 높은 병목 현상이 발생할 수 있어 온도가 다소 상승할 수 있습니다. PDN 분석기 시뮬레이션에서 이와 같은 효과를 시각화할 수 있습니다(이 게시물에서 예시 참고).

PCB 전원면 라우팅
고전력 전원면에서 이 영역은 전류 용량이 더 낮은 초크 포인트로 작동할 수 있습니다.

전력 레이어에서 라우팅을 보완하는 한 가지 방법은 인접한 레이어에서 병렬 전력 평면을 사용하는 것입니다. 이 배열에서는 기본적으로 전류를 두 개의 병렬 평면으로 분할하므로 한 평면 섹션에서 전류 용량을 초과하지 않도록 하는 데 도움이 됩니다. 대부분의 저전력 장치에서는 이 문제에 대해 걱정하지 않아도 됩니다. 그러나 고전력 시스템을 사용하는 경우라면 시스템이 과열되지 않고 충분한 전력을 공급할 수 있도록 이 작업을 수행해야 할 수 있습니다. 이 작업이 수행되는 일반적인 예 중 하나는 백플레인(3U/6U) 또는 기타 랙 장착 장치입니다.

트레이스 임피던스

전원면의 구리 주입 영역을 통해 제어된 임피던스 라인을 라우팅하지 않는 경우는 이에 대해 크게 걱정할 필요가 없습니다. GPIO뿐만 아니라 SPI 및 I2C와 같은 단일 종단형 디지털 프로토콜은 임피던스 사양이 없기 때문에 임피던스 걱정 없이 구리 주입 영역을 통해 라우팅할 수 있습니다. 그러나 해당되는 경우에 한 해 이 목록의 다른 가이드라인을 따라야 합니다. 또 다른 문제는 임피던스가 중요한 고속 프로토콜입니다. 임피던스 목표에서 벗어나지 않도록 이러한 트레이스 주위에 충분한 구리 주입 공간을 확보해야 합니다. 전력 소비량이 트레이스에 너무 근접한 경우, 레이어 스텍업에서 동일 평면 계산을 사용하여 임피던스 허용 오차를 초과하지 않도록 해야 합니다.

PCB 전원면 라우팅
이 예제에서는 전원면을 비워 두었습니다. 이 레이어에서는 트레이스 라우팅을 위한 공간을 확보하는 것이 더 쉽기 때문입니다. 또한 구리는 이 기판의 공간 거리 규칙 때문에 유용한 기능을 제공하지 못하므로 커다란 중앙 영역에서 제외했습니다.

공간 거리를 넓게 적용한 평면 절단과 관련된 위험은 구리를 너무 많은 섹션으로 절단하게 된다는 것입니다. 트레이스를 너무 많이 라우팅하면 작은 섹션으로 절단된 레이아웃 주변에 구리가 많이 남게 됩니다. 기판의 레이어 수가 적고 임피던스를 제어해야 할 필요가 있는 경우에는 모든 섹션을 다시 연결하기 위해 사용할 다른 전원 레이어가 부족할 수도 있습니다. 전원 레이어를 사용해 다수의 트레이스를 라우팅해야 하는 경우라면 두 개의 레이어(전원 및 접지)를 더 추가하는 것이 나을 수 있습니다.

전원면 분할을 통한 복귀 경로 및 라우팅

다른 경우의 라우팅과 마찬가지로 특히 전원 레이어에서 라우팅할 때는 PCB의 신호에 대해 잘 정의된 반환 경로가 있는지 확인해야 합니다. 여기서 문제는 인접한 레이어에서 라우팅하는 경우입니다. 전력 영역과 동일한 레이어에서 라우팅하면 기준 평면에 갭이 발생합니다. 전력 영역의 경우 다른 레이어 신호에 대한 기준으로 사용하지 않는 한 일반적으로 괜찮습니다. 만약 이러한 갭 중 하나를 통해 라우팅해야 하는 경우에는 와류 인덕턴스가 더 높은 영역이 생성되어 크로스토크 또는 외부 소스에서 더 많은 EMI를 수신할 수 있습니다.

PCB 전원면 라우팅

두 평면 레이어 간에 전파되는 저속 프로토콜의 경우 다른 레이어의 평면이 균일하다면 전원면 분할을 통해 라우팅해도 무방합니다. 생성된 임피던스 불연속성은 단락 전류이기 때문에 반사에 대해 걱정할 필요가 없으며, 다른 레이어에 평면이 있으면 평면이 분할된 영역의 인덕턴스가 더 높더라도 여전히 잘 정의된 복귀 경로를 보장하는 데 도움이 됩니다. 이는 고속 신호의 경우 더 중요하며, 이러한 신호를 수용할 공간을 확보하기 위해 전원면을 자르는 것보다 새 레이어를 추가하는 것이 더 좋은 방법일 수 있습니다.

다른 게시물에서도 지적한 것처럼, 고속 프로토콜의 경우 평면 레이어에서 이런 종류의 분할에 스트립라인을 라우팅하는 데 문제가 있습니다. 예를 들어 전원 레이어와 접지 레이어 사이에 스트립라인을 라우팅한다고 가정해 보겠습니다. 그리고 접지 레이어는 전력 레이어의 라우팅으로 인해 분할됩니다. 그러면 아래 모델과 같이 구성될 것입니다.

PCB의 전원면 분할

신호 무결성 시뮬레이션에 사용할 수 있는 매우 간단한 모델을 제작해 보았습니다. 신호는 접지 주입 영역(L1)으로 포화된 최상단 레이어의 패드에서 발생하며, 전원면 레이어(L2)에는 신호 라우팅에 사용될 수 있는 두 개의 분할이 있습니다. 다음 인접 신호 레이어(L3)에 임피던스(50Ω 단일 종단형, 100Ω 차동 쌍)가 정의된 두 그룹의 스트립라인이 있습니다. 이 신호들은 L4의 접지면을 통해 라우팅됩니다. 모든 유전체의 두께는 10mil이며 Dk = 4/Df = 0.02입니다. 각 구성에서 스트립라인을 들여다보는 일치 입력 임피던스를 제공하기 위해 신호 비아에 스티칭 비아가 추가되었습니다.

이 시뮬레이션 모델에서는 트레이스가 전원면의 분할을 가로질러 라우팅되는 것을 볼 수 있습니다. 한 분할(왼쪽)은 200mil로 좁고, 다른 분할(오른쪽)은 400mil로 넓습니다. L4에 접지면이 있는 경우 이것이 임피던스와 반사에 어떤 영향을 미칠까요?

첫째, 각 갭 영역에 임피던스 불일치가 있습니다. 갭 영역에서 단일 종단형 채널의 특성 임피던스는 58.1옴인 반면, 차동 채널의 차동 특성 임피던스는 106.2옴입니다. 차동 채널의 임피던스가 한 쌍에 속한 두 트레이스 사이의 간격에 의해 정의된다는 점을 고려하면 이 차이는 놀라운 것이 아닙니다.

분명한 불일치가 있지만 문제는 각 채널에서 그 불일치가 중요한지 여부입니다. 이는 S-매개변수와 갭 영역의 임피던스를 보고 결정할 수 있습니다. 낮은 주파수에서는 갭이 감지되지 않고 임피던스에 큰 영향을 미치지 않을 것으로 예상됩니다. 그러나 더 높은 주파수에서는 갭이 반사 손실에 눈에 띄는 변화를 야기할 것으로 예상됩니다. 아래 그래프는 200mil 갭에 걸쳐 라우팅된 채널의 반사 손실(S11)을 나타내는 Simbeor 시뮬레이션 결과를 보여줍니다.

PCB의 전원면 분할

200mil 갭에 걸쳐 라우팅할 때의 결과는 그리 나쁘지 않습니다. 보통 반사 손실이 -30dB 이하로 낮게 나타나지만, 주파수가 높아지면 -10dB 미만까지 감수하는 경우가 많이 있습니다. 단일 종단형 채널과 차동 채널 모두 이 기준을 최대 20~25GHz까지 충족합니다.

이제 아래와 같이 400mil 갭에 걸쳐 라우팅하는 경우와 비교할 수 있습니다.

PCB의 전원면 분할

이전 결과는 이미 불만족스럽고 예상보다 조금 더 미흡합니다. 반사 손실 스펙트럼이 400mil 갭에 걸쳐 라우팅된 차동 및 단일 종단형 채널에 대해 허용된 한계에 접근하고 있음을 여전히 관찰할 수 있습니다. 이러한 채널에서 -35~40dB의 기준 S11에서 시작한다고 가정할 때 주파수에 따라 갭이 약 20~25dB의 반사 손실을 추가하는 것으로 추정할 수 있습니다.

전원면의 이러한 갭에 트레이스를 라우팅하면 어떻게 될까요? 상단 레이어의 트레이스에서 크로스토크가 약간 발생할 수 있다는 점은 명백합니다. 한편 임피던스는 전력면과 접지면의 존재 여부에 따라 결정됩니다. 크로스토크와 반사가 동시에 발생하며, 각각의 양은 높은 대역폭에서 더 눈에 띄게 발생합니다. 이는 상승 시간에 대해 위에서 언급한 사항을 뒷받침합니다. 느린 신호를 전달하는 스트립라인은 전력 계층의 갭을 통과하는 데 문제가 없을 수 있지만, 빠른 신호는 대역폭이 반사 손실 스펙트럼의 강하와 겹치게 되어 채널이 작동하지 않을 수 있습니다.

요약

요약하면, 임피던스 제어가 필요하지 않은 저속 디지털 신호로 작업하는 경우라면 전원 구리 주입 영역의 라우팅 트레이스에 대해 크게 걱정하지 않아도 됩니다. 전원면 주위의 전류 경로에 주의하고 전력 레이어를 작은 구역으로 나누지 않도록 하면 됩니다. 다른 경우라면 추가 레이어를 사용하고 해당 레이어로 라우팅해야 합니다. 또한 필요한 경우 임피던스 요구 사항을 염두에 두어야 합니다. 전력 레이어의 동일 평면 구리가 스트립라인 또는 마이크로 스트립에 너무 가깝게 배치되면 동일 평면 마이크로 스트립을 사용한 예제에서와 같이 임피던스 편차가 발생합니다.

전원면에 인접한 신호는 어떻게 될까요? 중간 속도 신호의 경우 근처에 다른 기준 평면이 있는지 확인하고 전원 레이어의 갭을 가로지르는 라우팅을 피해야 합니다. 매우 빠른 신호의 경우에는 인접한 접지면(스트립라인 구성)을 사용하더라도 임피던스 불연속성이 발생한다는 것을 금방 알 수 있습니다. 전원 레이어의 갭이 클수록 더 낮은 주파수에서 임피던스 불일치가 나타나고 더 많은 반사가 발생합니다.

Altium Designer®Layer Stack Manager를 통해 PCB에서 신호 및 평면 레이어를 지정하고 라우팅에 사용할 임피던스 프로파일을 정의할 수 있습니다. 설계를 완료하여 제조업체와 파일을 공유하려는 경우 Altium 365 플랫폼을 사용하면 쉽게 협업하고 프로젝트를 공유할 수 있습니다.

Altium 365에서 Altium Designer로 할 수 있는 작업은 이보다 훨씬 많습니다. 지금 바로 Altium Designer + Altium 365 무료 평가판을 시작해 보세요.

작성자 정보

작성자 정보

Zachariah Peterson은 학계 및 업계에서 폭넓은 기술 분야 경력을 가지고 있으며, 지금은 전자 산업 회사에 연구, 설계 및 마케팅 서비스를 제공하고 있습니다. PCB 업계에서 일하기 전에는 포틀랜드 주립대학교(Portland State University )에서 학생들을 가르치고 랜덤 레이저 이론, 재료 및 안정성에 대한 연구를 수행했으며, 과학 연구에서는 나노 입자 레이저, 전자 및 광전자 반도체 장치, 환경 센서, 추계학 관련 주제를 다루었습니다. Zachariah의 연구는 10여 개의 동료 평가 저널 및 콘퍼런스 자료에 게재되었으며, Zachariah는 여러 회사를 위해 2천여 개의 PCB 설계 관련 기술 문서를 작성했습니다. Zachariah는 IEEE Photonics Society, IEEE Electronics Packaging Society, American Physical Society 및 PCEA(Printed Circuit Engineering Association)의 회원입니다. 이전에는 양자 전자 공학의 기술 표준을 연구하는 INCITS Quantum Computing Technical Advisory Committee에서 의결권이 있는 회원으로 활동했으며, 지금은 SPICE 급 회로 시뮬레이터를 사용하여 광자 신호를 나타내는 포트 인터페이스에 집중하고 있는 IEEE P3186 Working Group에서 활동하고 있습니다.

관련 자료

관련 기술 문서

홈으로 돌아가기
Thank you, you are now subscribed to updates.