Guida completa all'integrità dell'alimentazione PCB: dalla scheda al package

Per quanto banale possa sembrare, l'erogazione di potenza sul PCB e nei pacchetti avanzati rimane una delle maggiori sfide per i progettisti, in particolare in ambienti come: data center, edge computing, dispositivi mobili e telecomunicazioni/reti. In questi ambienti vengono movimentate enormi quantità di dati attraverso canali ad altissima velocità e, per quanto ci si concentri sull'integrità del segnale, nessuno di questi sistemi funziona senza un'alimentazione stabile.

L'integrità dell'alimentazione (power integrity) si verifica a livello di componenti e a livello di PCB e, come altri hanno menzionato in questo blog, i problemi di integrità dell'alimentazione possono creare problemi di integrità del segnale (jitter, rimbalzo dell'alimentazione/massa, EMI). Mentre la maggior parte delle guide più semplici sulla power integrity tende a concentrarsi solo sul livello del PCB, sia il PCB che il package (pacchetto) devono collaborare per fornire un'alimentazione stabile alle interconnessioni.

In questa guida sulla power integrity di Altium cercheremo di fornire una visione concettuale completa dell'integrità di potenza per i progettisti PCB. Anche se in genere i progettisti non hanno il controllo sul packaging, possono adottare misure per garantire che i pacchetti PCB e i componenti collaborino per fornire un'alimentazione stabile. Illustrerò alcuni dei principali approcci per garantire l'integrità dell'alimentazione in questi domini, dalla progettazione dello stack-up alla selezione ottimale dei condensatori.

Cosa determina la power integrity in un PCB?

La power integrity è un concetto sia in CA che in CC; nel caso della CC, ci preoccupiamo se le piste di rame sono dimensionate correttamente per garantire una bassa caduta di tensione CC. Quando un circuito stampato non è stato progettato tenendo conto dell'integrità dell'alimentazione, la tensione osservata su una pista di alimentazione potrebbe assomigliare all'immagine mostrata di seguito. Durante la fase di commutazione degli I/O, gli impulsi di corrente prelevati dalla rete di alimentazione (PDN) di un PCB eccitano i transitori sul bus di alimentazione. Di seguito è riportato un esempio di commutazione ripetuta di circuiti logici.

Il caso più comune in cui ciò si verifica è quello dei componenti ad alta velocità che commutano molto rapidamente: un maggior numero di I/O che commutano simultaneamente comporta una maggiore richiesta di potenza e quindi un maggiore rumore sulle piste di alimentazione. Quando ingrandisci una di queste risposte transitorie, il transitorio decade con più costanti di tempo, principalmente una costante di tempo lunga e a bassa frequenza che contribuisce alla maggior parte del rumore su un binario di alimentazione.

In generale, quando il tempo di salita del segnale è più rapido per una data struttura PDN, l'ondulazione generata potrebbe avere un overshoot maggiore o costanti di tempo multiple associate a oscillazioni sotto-smorzate a frequenza più elevata. Queste oscillazioni sono indesiderabili per due ragioni:

1. Appaiono come rumore sui segnali di output (sia rumore di temporizzazione che rumore di livello del segnale) che potrebbero causare interpretazioni errate dei livelli logici
2. Creano EMI irradiate che possono essere misurate dalla scheda, tipicamente dal bordo

Per entrambi i motivi, i progettisti devono adottare alcune misure per garantire che l'output di tensione CC dai regolatori sia il più stabile possibile.

Impedenza, induttanza e capacità del PDN

L'impedenza del PDN in un PCB sarà il principale fattore determinante dell'integrità dell'alimentazione. I regolatori giocano un ruolo anche attraverso i cicli di feedback (vedi sotto), ma la progettazione dell'impedenza PDN è il dominio del progettista PCB. L'obiettivo è avere un'impedenza PDN più bassa possibile, tipicamente al di sotto dei livelli di 100 mOhm.

L'impedenza PDN è determinata dalla presenza di diversi elementi, come riassunto nella tabella seguente.

Collettivamente, questi elementi determineranno lo spettro di impedenza di un PDN. I vari contributori a un PDN sono mostrati nell'immagine seguente e questi contributi sono delineati approssimativamente per gamma di frequenze. Lo spettro di impedenza mostrato qui è costituito da un gran numero di condensatori, un caso tipico dei processori digitali con un elevato numero di I/O funzionanti a velocità elevate.

Topologia PDN

Tutti i PDN che forniscono alimentazione ai processori avanzati sono reti multiporta. Richiedono più tensioni regolate, che vanno da valori elevati a livelli logici bassi. È comune vedere tensioni che vanno da livelli logici più elevati (5V0 o 3V3) fino a 0V8 su processori a elevato numero di pin.

Di seguito è mostrato un esempio di albero di alimentazione che definisce il PDN di un processore avanzato. L'esempio intende mostrare come sia possibile realizzare diverse guide provenienti da un alimentatore principale o da un regolatore che fornisce energia all'intero sistema.

L'esempio precedente non è da intendersi come generalizzato a tutti i componenti digitali, ma dovrebbe illustrare il fatto che molti componenti avranno più binari. Un processore digitale fornito dalla topologia di potenza di cui sopra può essere qualsiasi tipo di componente, come un FPGA di grandi dimensioni, un processore di rete, MPU, MCU di grandi dimensioni, GPU o un altro processore specializzato. Gli I/O del processore sono alimentati dai binari di alimentazione, quindi sono questi binari che possono presentare un rumore transitorio significativo nel PDN.

La topologia di cui sopra dovrebbe illustrare la necessità di due requisiti di progettazione: isolamento tra i binari, in particolare due binari diversi alimentati dallo stesso regolatore, in modo che non si trasferiscano il rumore a vicenda. Inoltre, ogni binario deve avere un valore di bassa impedenza per garantire che qualsiasi eccitazione del rumore sia bassa.

Power integrity nei PCB: stack-up PCB e materiali

In termini di power integrity nei PCB, la selezione dei materiali nello stack-up PCB svolge un ruolo importante nel fornire la capacità necessaria per garantire un'erogazione di potenza stabile. Inoltre, la disposizione degli strati dovrebbe fornire binari di alimentazione da posizionare adiacenti ai piani di massa sui layer sottili. Questa modalità contribuisce a garantire che lo stack-up fornisca una capacità sufficiente per segnali con larghezze di banda di segnale fino a circa 1 GHz.

Quando la capacità disponibile in uno layer del piano è insufficiente e quando i condensatori discreti sono limitati dai parassiti, la capacità richiesta può essere fornita da un materiale capacitante incorporato (ECM, Embedded Capacitance Material). Questi materiali sono film molto sottili (alcuni di spessore inferiore a 1 mil) con valori Dk elevati che arrivano fino a 30. Questi materiali possono anche avere perdite molto elevate in grado di assorbire le EMI che si propagano nel substrato della scheda, riducendo così le EMI irradiate dal bordo della scheda.

In termini di impedenza PDN, gli effetti di questi materiali sono quadruplici:

• Forniscono una maggiore capacità e quindi un'impedenza inferiore nelle frequenze medie (fino a 1 GHz)
• Spostano le risonanze PDN associate alle coppie di alimentazione/piano di terra a frequenze più basse
• Smorzano i picchi risonanti PDN nell'intervallo GHz associati alle coppie di alimentazione/piano di massa
• Spostano la valle di impedenza PDN (da 0,1 a 1 GHz) associata alla capacità del piano a frequenze inferiori

Gli effetti di questi materiali sono visibili nel grafico sottostante. Man mano che lo spessore del dielettrico diminuisce, possiamo vedere che i picchi di risonanza nel PDN si smorzano e si spostano a frequenze più basse. É possibile riscontrare risultati simili se aumentiamo la perdita dielettrica nel materiale.

• Scopri di più sui materiali a capacità incorporata

Parassiti del package

I pacchetti di componenti hanno parassiti specifici correlati alla struttura del pacchetto e i pacchetti di componenti hanno la propria impedenza PDN. L'impedenza del pacchetto si combina con l'impedenza del PCB, e insieme determineranno la quantità di rumore riscontrato nell'input dell'alimentazione nei circuiti logici sul die del semiconduttore. I processori moderni includono condensatori integrati per aiutare a smorzare le eccitazioni transitorie ed estendere le larghezze di banda utili del segnale in profondità nella gamma dei GHz.

• Maggiori informazioni sui componenti parassiti dei pacchetti e sui loro effetti sull'integrità dell'alimentazione

Power integrity: oltre il PCB e il packaging

Ci siamo occupati di tutti i circuiti stampati e dei pacchetti, comprese alcune caratteristiche di progettazione più complesse e modelli di pacchetti avanzati. Il progettista di PCB ha il controllo sul layout della scheda, sullo stack-up e sul posizionamento/instradamento, e ha un controllo parziale sul pacchetto. In termini di strategie di regolazione della potenza, non abbiamo trattato due argomenti importanti: 

• Moduli regolatori di tensione (VRM) per processori ad alta velocità di grandi dimensioni
• Simulazioni nello schematico e nel layout PCB

Moduli VRM

La struttura di una PDN e il fatto che molti componenti avanzati hanno bisogno di più linee di alimentazione fa sì che siano necessari più moduli regolatori, che si ramificano in parallelo tra loro. Il compito di un regolatore di potenza fisso è compensare la caduta di tensione e mantenere una tensione di uscita target attraverso un anello di feedback (pin FB sulla maggior parte dei regolatori). Il circuito di feedback deve rispondere abbastanza velocemente e modulare l'uscita nel tentativo di stabilizzarne la tensione.

I fattori che contribuiscono alla risposta del circuito di feedback del regolatore appaiono a livello di layout e a livello di componente. Ho discusso alcuni di questi punti con Steve Sandler in un recente episodio del podcast OnTrack.

L'argomento dei VRM e le pratiche relative al layout saranno presentati altrove su questo sito web. Oltre alla progettazione e al layout del VRM, i progettisti dovrebbero concentrarsi sulla progettazione dello stack-up corretto e sulla selezione di condensatori/materiali per garantire un'impedenza PDN sufficientemente bassa all'interno della larghezza di banda operativa. Come abbiamo discusso in precedenza, il layout e il posizionamento influenzeranno anche l'integrità di potenza attraverso la creazione dei parassiti.

Simulazioni

Le simulazioni possono essere eseguite in AC o DC e negli schematici o nel layout PCB finito. Per i PCB ad alta velocità che operano con larghezze di banda di segnale fino a GHz, le simulazioni di integrità dell'alimentazione AC sono molto importanti in quanto possono rivelare l'ondulazione del bus di alimentazione quando gli I/O iniziano a commutare.

Le simulazioni AC nello schematico sono simulazioni basate su SPICE che esaminano la stabilità della rete di condensatori utilizzata per il disaccoppiamento/bypass. Questi modelli consentono una stima della risposta del bus di alimentazione, nonché una valutazione se la capacità inclusa nel PDN sarà sufficiente. C'è anche la questione della valutazione dell'isolamento tra diversi binari di alimentazione alimentati dallo stesso regolatore/VRM, che può essere determinato valutando l'impedenza di trasferimento.

Per saperne di più sulle simulazioni PDN negli schematici, compreso l'impiego delle ferriti, guarda la playlist qui sotto.

Le simulazioni CA possono essere eseguite anche nel layout PCB, ma ciò richiede un solutore di campo elettromagnetico per prevedere il comportamento del segnale nello spazio e nel tempo data la struttura della PDN in un PCB. Queste simulazioni sono impegnative dal punto di vista computazionale e richiedono software specializzati.

Sebbene le simulazioni CA siano importanti nei prodotti avanzati, le simulazioni CD sono ancora importanti nei PCB ad alta velocità. L'elevato numero di I/O che commutano nel processore principale in questi PCB può creare una richiesta di corrente di diversi Ampere. Quando si arriva a una scheda ad alta velocità molto grande che serve più periferiche, come un backplane, è necessario supportare circa 100 A di corrente in tutto il sistema, comprese le linee di alimentazione che forniscono I/O su processori veloci. Pertanto, è importante identificare ed eliminare le correnti estreme nei binari di alimentazione.

• Scopri di più sulle simulazioni DC PDN con Power Analyzer di Keysight

Strategia di power integrity con gli strumenti di Altium Designer

Gli strumenti CAD di Altium Designer® offrono a ogni utente e ingegnere la possibilità di assumere il controllo della propria strategia di integrità e distribuzione dell'alimentazione. Altium Designer è la piattaforma CAD leader del settore che fornisce anche l'integrazione con applicazioni all'avanguardia per simulazioni SI, PI e EMI/EMC. Quando avrai completato il progetto e vorrai inviare i file al tuo produttore, la piattaforma Altium 365™ ti permetterà di semplificare la collaborazione e la condivisione dei tuoi progetti.

Questo è solo un assaggio di tutto ciò che è possibile fare con Altium Designer su Altium 365. Inizia la tua prova gratuita di Altium Designer + Altium 365 oggi stesso.