PCBパワーインテグリティーの完全ガイド: 基板からパッケージまで

ありきたりに思えるかもしれませんが、PCBおよび高度なパッケージの電力供給は、特にデータセンター、エッジコンピューティング、モバイルデバイス、電気通信/ネットワーク構築などの環境で、設計者が今でも直面する最大の課題の1つです。これらの環境では、膨大な量のデータが非常に高速なデータレートチャネルを介して移動されており、シグナルインテグリティーに重点を置いていても、これらのシステムはどれも安定した電力なしでは機能しません。

パワーインテグリティーはコンポーネントレベルとPCBレベルで発生します。このブログで他の人が言及したように、パワーインテグリティーの問題はシグナルインテグリティーの問題 (ジッター、電源/グランドバウンス、電波障害) を引き起こす可能性があります。より単純なパワーインテグリティーガイドのほとんどは、PCBレベルのみに焦点を当てる傾向がありますが、相互接続に安定した電力を供給するには、PCBとパッケージの両方が連携する必要があります。

このガイドは、PCB設計者にパワーインテグリティーの包括的な概念図を提供することを目的としています。通常、設計者はパッケージを管理することはできませんが、PCBとコンポーネントパッケージが連携して安定した電力を供給できるようにするための措置を講じることはできます。ここでは、スタックアップの設計から最適なコンデンサーの選択まで、これらの分野全体でパワーインテグリティーを確保するための主なアプローチをいくつかご紹介します。

PCBのパワーインテグリティーを決定するものは何か？

パワーインテグリティーはACとDC両方の概念です。 DCの場合、DCの低電圧降下を確保するために銅箔レールが適切なサイズであるかどうかが重要です。PCBがパワーインテグリティーを念頭に置いて設計されていない場合、パワーレールで観測される電圧は下の図のようになります。I/Oが切り替わる段階では、PCBの電源供給ネットワーク（PDN）から引き出される電流パルスが電源バスで過度応答を引き起こします。論理回路のスイッチングが繰り返された場合の例を以下に示します。

これが発生する最も一般的な例は、非常に高速で切り替わる高速コンポーネントです。I/Oの同時スイッチングの回数が増えるとともに、電力需要が大きくなり、パワーレールのノイズが増大する可能性があります。これらの過渡応答の1つにズームインすると、過渡信号は複数の時定数、最も主に、パワーレールで最も大きなノイズに寄与する長くて低周波の時定数で減衰します。

一般に、特定のPDN構造で信号の立ち上がり時間が速い場合、生成されるリップルはオーバーシュートが大きくなるか、より高い周波数のアンダーダンピング振動に関連する複数の時定数が発生する可能性があります。これらの振動は、次の2つの理由で望ましくありません。

1. これらは出力信号でノイズ（タイミングノイズと信号レベルノイズの両方）として現れるため、ロジックレベルが誤って解釈される可能性がある
2. これらは基板から（通常エッジから）測定できる放射エミッション（EMI）を生成する。

両方の理由から、設計者はレギュレーターからのDC電圧出力が可能な限り安定するように、いくつかの手順を実行する必要があります。

PDNインピーダンス、インダクタンス、容量

PCBのPDNのインピーダンスは、パワーインテグリティーの主要な決定要因になります。レギュレーターもフィードバックループを通じて役割を果たしますが (以下を参照)、PDNインピーダンスの設計はPCB設計者の領域です。目標は、実現可能な限りPDNインピーダンス (通常は 100 mOhmレベル未満) を低くすることです。

PDNインピーダンスは、以下の表にまとめられているように、いくつかの自動配線の存在によって決まります。

集合的に、これらの要素がPDNのインピーダンスの分布を決定します。PDNのさまざまな要因を下の図に示します。これらの要因は、周波数範囲によって大まかに表されています。ここに示されているこのインピーダンス分布は、高速エッジレートで実行されるI/O数の多いデジタルプロセッサに典型的な、多数のコンデンサーから構成されています。

PDNトポロジー

高度なプロセッサに電力を供給するすべてのPDNは、マルチポートネットワークです。高電圧から低論理回路レベルまで、複数の安定化された電圧を必要とします。ピン数の多いプロセッサでは、より高い論理回路レベル (5V0 または 3V3) から0V8までの範囲の電圧が見られるのが一般的です。

高度なプロセッサのPDNを定義するパワーツリーの例を以下に示します。この例は、主電源またはシステム全体に電力を供給するレギュレーターからさまざまなレールを構築できる方法を示すのが目的です。

上記の例は、すべてのデジタルコンポーネントに一般化することを意図したものではありませんが、多くのコンポーネントに複数のレールができることが記されているはずです。上記の電源トポロジーによって供給されるデジタルプロセッサは、大型 FPGA、ネットワークプロセッサ、MPU、大型 MCU、GPU、または別の特殊プロセッサなど、あらゆるタイプのコンポーネントである可能性があります。プロセッサのI/Oは電源レールから電力を引き出しているため、PDNで重大な過渡ノイズが発生する可能性があるのはこれらのレールです。

上記のトポロジーは、2つの設計要件の必要性を示しているはずです。特に同じレギュレーターによって供給される2つの異なるレールが互いにノイズを伝達しないように、レール間の絶縁が必要です。また、各レールはノイズの励起を低く抑えるために、独自の低インピーダンス値を持つ必要があります。

PCBスタックアップと材料

パワーインテグリティーに関しては、 PCBスタックアップの材料選択が安定した電力供給を確保するために必要な静電容量を提供する上で重要な役割を果たします。さらに、レイヤーの配置により、パワーレールが薄いレイヤーのGNDプレーンに隣接して配置される必要があります。これにより、スタックアップが最大約1GHzの信号帯域幅の信号に十分な静電容量を提供できるようになります。

プレーン層で使用可能な静電容量が不十分で、個別のコンデンサーが寄生成分によって制限されている場合、必要な静電容量は組み込み静電容量材料 (ECM)によって提供できます。これらの材料は、最大30に達する高いDk値を持つ非常に薄いフィルム（一部のものは厚さ1ミル未満）です。また、これらの材料は、PCB基板内を伝播するEMIを吸収する非常に高い損失を持つ可能性があるため、基板エッジからの放射EMIを低減します。

PDNインピーダンスに関しては、これらの材料の影響は4倍になります。

• 中域の周波数 (最大 1 GHz) でより高い静電容量を提供し、したがってより低いインピーダンスを提供
• 電源/GNDプレーンの組み合わせに関連するPDN共振をより低い周波数に移動
• 電源/GNDプレーンの組み合わせに関連するGHz範囲のPDN共振ピークを減衰
• プレーン静電容量に関連するPDNインピーダンスの谷（0.1 ～ 1 GHz）をより低い周波数に移動

これらの材料の効果は、下のグラフで確認できます。絶縁体の厚さが減少するにつれて、PDNの共振ピークが減衰し、より低い周波数に移動することがわかります。材料の絶縁体損失を大きくしても、同様の結果が見られます。

• 組み込み静電容量材料についての詳細

パッケージの寄生成分

コンポーネントパッケージにはパッケージの構造に関連する独自の寄生成分があり、コンポーネントパッケージには独自のPDNインピーダンスがあります。パッケージのインピーダンスはPCBのインピーダンスと組み合わさり、これらが合わさって、半導体ダイ上の論理回路の電源入力で見られるノイズの量が決まります。最新のプロセッサにはパッケージ内のコンデンサーが含まれており、過度な励起を減衰させ、有用な信号帯域幅をGHz範囲に拡張するのに役立ちます。

• パッケージの寄生成分とそのパワーインテグリティーへの影響の詳細を見る

PCBとパッケージを超えて

高度なパッケージにおける最も複雑なデザイン機能やモデルを含む、PCBとパッケージ全体について取り上げました。PCB設計者は、基板のレイアウト、スタックアップ、配置/配線を制御でき、パッケージにもある程度制御できます。電力規制戦略に関しては、次の2つの重要なトピックについては取り上げていません。 

• 大型高速プロセッサ用電圧レギュレーターモジュール（VRM）
• 回路図とPCBレイアウトでのシミュレーション

VRMモジュール

PDNの構造と、多くの高度なコンポーネントが複数のパワーレールを必要とするという事実により、互いに並列に分岐する複数のレギュレーターモジュールが必要になります。固定電力レギュレーターの役割は、電圧降下を補い、フィードバックループ（ほとんどのレギュレーターのFBピン）を介して目標出力電圧を維持することです。フィードバックループは、出力電圧を安定させるために適切な速さで応答し、出力を変調する必要があります。

レギュレーターのフィードバックループ応答に寄与する要因は、レイアウトレベルとコンポーネントレベルで現れます。OnTrackポッドキャストの最近のエピソードで、これらの点のいくつかを Steve Sandlerと話しました。

VRMとそのレイアウトの実践に関する話題は、このウェブサイトの別の場所でご紹介する予定です。VRMの設計やレイアウトはもちろんですが、設計者は、動作帯域幅内でPDNインピーダンスが十分に低くなるように、適切なスタックアップとコンデンサー/材料の選定に重点を置く必要があります。上述のように、レイアウトや配置は寄生成分の生成を通じてパワーインテグリティーにも影響を及ぼします。

シミュレーション

シミュレーションは、ACまたはDC、および回路図または完成したPCBレイアウトで行うことができます。最大GHzの信号帯域幅で動作する高速PCBに関しては、I/Oのスイッチングが開始する際に電源バスのリップルを明らかするACパワーインテグリティーシミュレーションが最も重要です。

回路図のACシミュレーションは、デカップリング/バイパスに使用されるコンデンサーネットワークの安定性を調べるSPICEベースのシミュレーションです。これらのモデルを使用すると、電力バスの応答を推定できるだけでなく、PDNに含まれる静電容量が十分かどうかを評価できます。また、同じレギュレーター/VRM によって供給される異なるパワーレール間の絶縁を評価するという問題もあります。これは、伝達インピーダンスを評価することによって決定できます。

フェライトの使用を含む、回路図でのPDNシミュレーションの詳細については、以下のプレイリストをご覧ください。

PCBレイアウトでACシミュレーションを実行することもできますが、これには、PCB 内のPDNの構造を考慮して、空間と時間における信号の動作を予測する電磁界ソルバーが必要です。これらのシミュレーションは計算量が多く、専用のソフトウェアが必要です。

高度な製品ではACシミュレーションが重要ですが、高速PCBではDCシミュレーションが依然として重要です。これらのPCBのメインプロセッサで切り替えるI/Oの数が多いと、数アンペアの電流需要が生じる可能性があります。バックプレーンなどの複数の周辺機器に対応する非常に大きな高速基板に到達すると、高速プロセッサの I/Oを供給するパワーレールを含め、システム全体で約100Aの電流をサポートする必要があります。したがって、パワーレールの極端な電流を特定して排除することが重要です。

• KeysightのPower Analyzerを使用したDC PDNシミュレーションの詳細をご覧ください

Altium Designer®のCADツールを使用すると、すべてのユーザーと技術者はパワーインテグリティーと供給戦略を制御することができます。Altium Designerは業界をリードするCADプラットフォームです。また、SI、PI、およびEMI/EMCシミュレーション用の最先端アプリケーションとの統合も提供します。デザインが完了し、ファイルをメーカーに送るする場合、 Altium 365™プラットフォームを使用すると、プロジェクトのコラボレーションおよび共有が簡単になります。

ここでは、Altium 365 と Altium Designer で何が可能か、その一部を紹介したに過ぎません。ぜひ、Altium DesignerとAltium 365をご検討ください。Altium Designerの無償評価版をを今すぐ開始しましょう。